0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用Tcl命令保存Vivado工程

冬至配饺子 来源:极术社区 作者:破天荒 2022-08-02 15:01 次阅读

一个完整的vivado工程往往需要占用较多的磁盘资源,少说几百M,多的甚至可能达到上G,为节省硬盘资源,可以使用Tcl命令对vivado工程进行备份,然后删除不必要的工程文件,需要时再恢复即可。

1. 注意事项

首先应注意,由于不同版本的vivado对应的ip版本可能不同,所以将工程保存成tcl文件时使用的vivado软件版本与恢复工程时使用的版本应保持一致,这里统一使用Vivado 2018.3版本。

​ 可以打开.tcl文件,查看此.tcl文件是用哪个版本的vivado创建的

确保所有设计源文件(.v、.xdc、ip、仿真文件)不要删除,最终只需保留源文件和.tcl文件即可

生成.tcl文件之后,.tcl和源文件所在路径可以修改,即上一级文件夹可移动到任意位置保存。

2.保存为.tcl文件

使用GUI界面操作和使用Tcl命令行操作本质上是一样的,不必在意具体方式。

打开要保存的工程,在vivado界面上操作,选择保存的tcl脚本文件的存放位置

File -> Project -> Write Tcl

操作之后,在Tcl Console窗口也可以看到具体的Tcl脚本命令,喜欢脚本操作的可以记一下。

完成之后就可以在指定路径看到一个.tcl文件了;

关闭工程,注意是关闭工程不是关闭软件,File--->Close Project

在工程路径中删除掉原来的工程文件(就在.tcl文件的同一路径下,不要删除.v和ip)

删除之后只需要保存.tcl文件和一些必备的源文件就可以了,可以节省大量空间。

3.恢复工程

切换路径,此路径为恢复工程的保存位置

​具体方式为在Tcl Console窗口敲命令,一定要切换,不然恢复的工程会放在vivado的安装路径下。

cd D:/xxx/xxxx/.tcl文件的上一级路径/

恢复工程,在Vivado上按如下步骤操作

​Tools ---> Run Tcl Scripts

成功恢复!


审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TCL
    TCL
    +关注

    关注

    10

    文章

    1722

    浏览量

    88566
  • GUI
    GUI
    +关注

    关注

    3

    文章

    659

    浏览量

    39654
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66472
收藏 人收藏

    评论

    相关推荐

    Vivado中DDRX控制器(mig)ip核配置中关于命令序号选择和地址映射说明

    本篇主要讨论Vivado中DDRX控制器(mig)ip核配置中关于命令序号选择和地址映射说明(一) 利用Xilinx 7系列FPGA开发时,经常需要驱动外部存储器--DDRX。Xilinx提供了
    的头像 发表于 11-27 09:30 559次阅读
    <b class='flag-5'>Vivado</b>中DDRX控制器(mig)ip核配置中关于<b class='flag-5'>命令</b>序号选择和地址映射说明

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? 在AMD官网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 309次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    使用Vivado通过AXI Quad SPI实现XIP功能

    本博客提供了基于2023.2 Vivado的参考工程,展示如何使用Microblaze 地执行(XIP)程序,并提供一个简单的bootloader。
    的头像 发表于 10-29 14:23 313次阅读
    使用<b class='flag-5'>Vivado</b>通过AXI Quad SPI实现XIP功能

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 305次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    如何获取被复制的寄存器

    vivado -mode tclvivado -mode batch有什么区别?
    的头像 发表于 09-18 10:48 323次阅读
    如何获取被复制的寄存器

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式发布,今天我们就来看看新版本带来了哪些新特性。
    的头像 发表于 09-18 10:30 1293次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    思科网络设备常用show命令

    在思科网络设备的日常运维中,有一些命令被频繁使用,它们可以帮助网络管理员快速获取重要信息并保存配置更改。在这篇文章中,我们将详细介绍五个出场率最高的show命令:show interfaces
    的头像 发表于 08-07 14:38 1747次阅读

    如何在服务器上调试本地FPGA板卡

    本地PC通过JTAG连接 FPGA 板卡,然后启动硬件服务器(启动 Vivado Tcl Shell 或 Vivado HLS 命令提示符,输入“hw server”并按 Ent
    发表于 07-31 17:36

    示波器如何保存波形数据?

    大多数现代示波器都具备内置的存储功能,允许用户保存波形数据。这些数据可以保存在示波器的内部存储器中,或者直接导出到外部存储设备。
    的头像 发表于 05-31 17:31 2515次阅读

    如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

    本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的过程中要把具体步骤映射到相应的 DFX 非工程
    的头像 发表于 04-17 09:28 840次阅读
    如何在AMD <b class='flag-5'>Vivado</b>™ Design Tool中用<b class='flag-5'>工程</b>模式使用DFX流程?

    深入探索Vivado工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作。
    发表于 04-03 09:36 1008次阅读
    深入探索<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式FPGA设计流程

    详解Vivado工程模式的精细设计过程

    将设置设计的输出路径,设置设计输出路径的步骤如下所示。 第一步:如图4.3所示,在“Vivado%”提示符后输入命令“set outputDir ./gate_Created_Data/top_output”。
    发表于 04-03 09:34 1651次阅读
    详解<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式的精细设计过程

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官网下载全系统安装包,或下载网页版安装包,安装好vitis全套组件。打开vivado建一个测试工程编译好后,在tcl命令输入框子输入命令
    发表于 03-24 16:15

    如何禁止vivado自动生成 bufg

    操作: 打开Vivado工程,并进入项目导航器窗口。 选择下方的"IP"选项卡,展开"Clocking"选项。在这
    的头像 发表于 01-05 14:31 2159次阅读

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2109次阅读