防辐射硅：仍然是空间电子学的标杆

性能、可靠性和飞行传统通常是空间应用电子产品的主要关注点。根据任务寿命和配置文件，设计人员在某些情况下可能会考虑使用商用现货 (COTS) 部件。但是 COTS 电子设备与抗辐射（rad-hard）设备有很大不同。Si MOSFET 等抗辐射组件经过设计、测试和验证，可在最恶劣的工作条件下运行，例如长时间暴露在太空辐射中。

从设计的角度来看，重要的是在高可靠性空间应用中权衡使用抗辐射 Si MOSFET 与基于替代材料（如 GaN HEMT 功率器件）的 COTS 器件的独特考虑因素。在本文中，我们将着眼于电路设计的不同方面，以更好地了解选择其中一个的权衡。

COTS 与否？

随着当今航天工业日益商业化，设计师在平衡性能、项目成本、任务概况和风险方面面临更多挑战。即使对于传统的太空政府和公共部门参与者来说也是如此。数百家初创公司、大学研究人员，甚至普通公民现在都在建造和发射廉价卫星，例如流行的 CubeSat 设计。通常针对低地球轨道 (LEO) 和数月而不是数年的任务长度，这些新的太空任务倾向于使用抗辐射或汽车合格的 COTS 电子设备来节省成本或研究新技术。

汽车级和 COTS 电子产品的成本要低得多，符合工业应用的可靠性标准和性能基准，但在设计时并未考虑辐射稳健性。虽然一些 COTS 部件可能显示出固有的辐射耐受性，但它们的设计可能会或可能不会达到与抗辐射组件相同程度的辐射鲁棒性。

使用 COTS 电子设备会引入许多未知因素，例如晶圆批次之间的部分同质性和一致性以及部分可追溯性。为了提高空间应用的置信度，此类设备可能会在使用前以额外费用接受进一步测试，称为升级筛选。这也扩展到宽带隙器件的使用，例如碳化硅 (SiC) 和氮化镓 (GaN) 晶体管。但是，即使进行了筛选，也不能保证。即使来自同一制造商，测试结果也可能有所不同。或者 COTS 部件可能无法按需要运行并在辐射条件下存活。所有这些都给项目增加了更多风险。

抗辐射电子提供对单个晶圆批次的可追溯性，因此在进行破坏性物理分析或其他筛选时，空间设计人员可以对部件的均匀性和长期性能（包括空间辐射和可靠性）充满信心。更短、高冗余、次年的任务和探索新技术的 LEO 卫星肯定会从使用 COTS 组件中受益。然而，对于“重大故障风险”是不可接受的长期任务，高可靠性电子设备的基准仍然是抗辐射硅。

图 1：抗辐射硅 MOSFET 是需要高可靠性的长期太空任务的最佳选择。

太空辐射挑战

辐射在太空中无处不在，会对没有采取缓解措施的电子设备产生负面影响。空间辐射可以通过两种主要方式影响功能。与管芯氧化层相互作用的辐射会导致长期累积损伤，指定为总电离剂量。第二个影响是单事件效应，可导致可恢复的单事件瞬态和灾难性故障。当施加高电压时，快速而重的粒子撞击栅极区域会在栅极氧化物上产生高瞬态电场，从而导致其破裂。这被称为单事件门破裂。漂移区中的类似事件也可能导致源漏之间的短路。最好的情况是它只是一个瞬间的非破坏性短路。在最坏的情况下，

使用抗辐射电子设备可以防止此类故障机制。例如，抗辐射硅 MOSFET 最初是在 1980 年代推出的，使用设计和制造技术来降低对辐射暴露的敏感性。多年来，更稳健的设计、制造技术、筛选和认证已经发展到几乎可以确保无故障的辐射性能。

最终，是使用抗辐射还是 COTS 电子设备取决于几个因素——任务概况、性能参数、功能关键性、成本等等。在某些情况下，牺牲可靠性和辐射抗扰度可能是可接受的风险，以帮助满足预算限制或在冗余或不太关键的系统中测试新技术。但是，当优先考虑可靠性时，例如对于高度关键的功能或长期、深空或行星际任务，抗辐射硅是明确的选择。

简化升级是关键

在这个充满挑战的环境中，重复使用经过验证的技术是任务可靠性的关键。使用经过飞行验证的设计可保持已证明的可靠性和对长期成功机会的期望。电路板布局和电路优化是一项主要的设计、测试和评估投资，尤其是对于高可靠性应用。例如，在花费大量精力优化降压转换器的迹线寄生效应后（图 2），升级到更先进的下一代 Si MOSFET 比使用 GaN 等不同技术开始全新设计要简单得多。新的封装兼容、更高效的 Si MOSFET，如 IR HiRel 的 R9，可以立即用于性能提升，设计论证和重新认证所需的工作要少得多。

图 2：经过飞行验证的设计，例如此降压转换器，需要大量时间来优化用于高可靠性空间应用的栅极驱动电路和电路板布局。继续使用 Si，而​​不是为 SiC 或 GaN 重新设计，可以加速设计和重新认证过程。

Rad-hard Si MOSFET 支持更高的栅极额定值（±20 V 与 GaN –5 V 至 6 V）并具有 30 至 200 ns 的上升时间（而 GaN 小于 5 ns），使它们不易受到电路寄生效应的影响。降低栅极-源极电压敏感性可能是 GaN 的一个问题，促使耗时的设计迭代来优化电路板布局。相比之下，Si MOSFET 在布局方面相对宽容，可以更轻松地设计能够承受寄生电感引起的电压过冲的电路。最新一代的硅器件还显示出与芯片和封装相关的寄生参数的改进，实现了更高性能的电路和效率增益，而无需牺牲使用 GaN 的重大风险。

对于高开关频率应用，GaN 的小、<5 ns 上升时间可能足以超过其对寄生的敏感性。然而，使用具有极短上升/下降时间的开关确实需要花费更多的设计、测试和评估时间来优化电路板布局和谨慎的组件选择，同时还需要减少寄生效应（表 1）。

表 1：电路板布局上上升/下降时间的权衡

对于需要线性模式操作的应用，例如线性稳压器的通路元件、短路保护和热插拔/软启动，Si MOSFET 仍然是更优越、更坚固的选择。在存在漏源电压的情况下工作时，有必要考虑安全工作区 (SOA) 特性。IR HiRel 的 100-V R9 MOSFET 等器件可以在 25˚C 的情况下在 50 V 和 20 A 下运行 100 µs。相比之下，具有相似电压和电流额定值的 GaN 晶体管的性能更差，在相同条件下在 10 µs 边界的边缘运行（图 3 中的绿色圆圈）。

图 3：100V 器件的 SOA 比较：R9 MOSFET（左）和 eGaN HEMT（右）

对于负载开关或高边开关应用，P 沟道 Si MOSFET 是一种出色、简单且可靠的选择。由于用于开启器件的栅极电压加上阈值电压低于输入电压，因此与 N 沟道 FET（无论是 Si 还是 GaN）相比，此应用中的驱动器电路非常简单且具有成本效益。这也有利于空间非常宝贵的应用，例如非隔离负载点和低压驱动器。应该注意的是，由于与硅替代品相比性能较差，目前没有商用的 P 沟道 GaN 空间选择。虽然理论上可行，但低电阻率和晶体缺陷密度的 P 沟道 GaN 器件并不容易制造。

由于较低的热阻抗 jc，Si MOSFET 在承受脉冲功率时也显示出较小的结温升高。与 eGaN HEMT 相比，差异可高达 25%。

由辐射或电池/负载问题引起的瞬变通常会导致开关立即接合/断开以保护电路。任何串联电感都会产生 di/dt 感应的电压尖峰，如果超过特定击穿电压（图 4），则会导致雪崩电流，用作自钳位。只要不超过开关结温，坚固耐用的新一代 Si MOSFET 就可以恢复，在这种情况下恢复正常工作。

虽然有商用 GaN 部件列出了超出其绝对最大额定值的更高允许漏源电压，但尚无任何可用作抗辐射的部件。由于 GaN 中没有这种自钳位，漏源电压超过额定值的有增无减可能导致使用寿命缩短或灾难性破坏，从而使抗辐射硅成为更坚固的选择。值得注意的是，高达 650 V 的耐辐射 Si MOSFET，例如英飞凌最新的 ESA 认证 PowerMOS 器件，现已上市。

图 4：IR HiRel 的抗辐射 R9 Si MOSFET 旨在承受更高水平的雪崩能量，如反激式转换器设计中所示。

耐辐射 Si MOSFET

IR HiRel 的抗辐射 R9 MOSFET 系列是最新一代 Si 器件，专为应对需要高可靠性、稳健性和可追溯性的航天级电子产品挑战而设计。简单的插入式更换可以重复使用已建立的、经过飞行验证的设计，以最少的努力提高系统效率，并降低高吞吐量卫星的每比特成本。设计人员受益于 R9 与各种栅极驱动器的兼容性以及对寄生参数的更低敏感性、更高的电流能力以及在线性模式操作中比替代技术更好的 SOA。与上一代抗辐射 MOSFET 相比，这些硅器件还为空间应用设计人员提供了直接的性能和封装改进，同时保持了既定和预期的可追溯性和可靠性水平。

R9 MOSFET 通过 MIL-PRF-19500 JANS 认证并直接发布到 DLA 的合格零件清单 (QPL)，提供多种封装选项，包括新的 SupIR-SMD（图 5）。SupIR-SMD 提供了显着的改进，以减轻电路板和封装之间焊点中的热应力。1目前没有符合 MIL-PRF-19500 等行业标准或可用作 DLA 或 ESA QPL 的空间 GaN 选项。

图 5：SupIR-SMD 封装减轻了高可靠性应用中经常遭受的热诱导焊点应力。

概括

选择正确的组件对于所有太空任务的成功至关重要，但许多因素——如任务概况、预算限制、风险等——会影响哪些部件和技术最适合这种情况。随着行业和技术的发展，设计人员无疑会发现 COTS 和抗辐射组件的用途。然而，目前，只有抗辐射硅器件展示了经过数十年飞行验证的传统，以及完善的质量和可靠性标准以及丰富的技术理解。此外，借助抗辐射硅，系统设计人员可以确保此类设备符合 JANS 和 QPL 标准，并且可以满足需要这些级别可靠性的任务的 TOR 要求。为了在空间应用中获得最高水平的信心和可靠性，

审核编辑：汤梓红