0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片的设计流程

倩倩 来源:IP与SoC设计 作者:IP与SoC设计 2022-08-12 14:57 次阅读

1. 绪论

经过了立项和规格和计划的确认,此处我们开始讲芯片设计。

这个内容就挺多了,也可能是大家最关心的一个部分,可能要分几次讲。在整个流程中处于这位置。

5dccc34a-19f6-11ed-ba43-dac502259ad0.png

此处由于我自己还是对数字芯片系统更了解,所以按数字的来。模拟芯片的设计流程后续有精力或者请个大佬补个概述。芯片的设计流程还是比较长的,我们先来个birdmap。这个图很复杂,看不懂的名词不要慌,我会一步一步讲。

5dea5964-19f6-11ed-ba43-dac502259ad0.jpg

2. 算法设计

5e139c48-19f6-11ed-ba43-dac502259ad0.jpg

我们先来讲第一部分,这个部分其实比较简单。所以就在此处讲讲,后续不再单独开章节来讲这个东西。芯片最终还是算法的一种加速。如果一个东西你用C++都实现不了,芯片怎么可能实现。第一步就是算法。

算法实现其实有两个步骤的。为什么有两个步骤呢,这就涉及到浮点和定点的区别。浮点精读高,但是硬件实现代价大,定点成本低,硬件实现代价小。一般先设计浮点算法,然后再牺牲一点精度,搞成定点算法。

浮点算法设计浮点算法偏重于功能,由于浮点精度高,最原始的功能一般会用浮点实现。比如你要整一个AI芯片,你首先得用pytorch或者tensorflow训练出一个浮点网络,看看效果是不是还行,能不能实现网络正常的功能。算法链路先测试好了后续才能用芯片加速。浮点算法一般由纯软件工程师设计的。他们并不需要知道硬件实现,只需要对功能的正确性负责即可。

定点算法设计定点算法就是找个位置,把浮点中的指数为给归一了。精度是肯定会损失的,但是换来了硬件设计的简单。这个也容易理解,用芯片算一个3.5+0.025和用芯片算一个3500+25复杂程度完全不一样啊。为了平衡精度和定点位宽,此处定点化可以有各种门道,比如采用批处理的定点化,一部分数据采用一个定点位置,另一部分数据采用另一个定点位置等等。总之就是,这一步实现的是如何用最小的定点位宽,在精度可接受的前提下实现浮点的算法。

3. 前端设计

和其他一些复杂的东西类似,比如编译器,网站等等类似,芯片设计也有前端和后端之分,前端到网表,后端到版图。

5e27eb26-19f6-11ed-ba43-dac502259ad0.jpg

前端主要包含4个步骤:文档设计、编码、验证、前端实现。主要就是从设计需求到网表的一个流程。

4. 后端设计

这个步骤,主要是把网表整成我们最后的版图。可以直接丢给代工厂生产了。

5e495fea-19f6-11ed-ba43-dac502259ad0.jpg

一共7个步骤。此处给个概述,后面专门写文章介绍。

准备:这一个步骤中准备主要是准备一些库文件,前端准备好的网表,划分好harden, 然后穿线。

设计规划:设计规划主要是摆放一些大件,比如memory硬核,IO PAD, 电源网络等等,方便下一个步骤摆放小单元。

布局:这个步骤就把具体的单元摆放到版图上。

综合时钟:把时钟网络摆放好,保证到各个地方的长度都差不多。

布线:真正把线联通。此处会通过STA,不断调整布局以及routing。

ECO:版图搞定后,需要工程师手动修一些东西。

芯片收尾:加入dummy, filler cells等等,让密度满足光刻需求。

最后验证:交芯片前,最后再验证一把。主要包含了后仿,形式验证,物理验证。

这7个步骤完成以后,就可以交版图给代工厂了,接下来就是等芯片回片。

最后的输出大概这设个样子的。

5e597b50-19f6-11ed-ba43-dac502259ad0.jpg

5. 总结

本篇内容是芯片设计的提纲。这个阶段的输入是设计需求,输出是芯片版图。设计主要涉及到3方面的内容,算法设计,芯片前端设计,芯片后端设计。一整个流程很长,至此芯片的设计过程就结束了,下一个过程就是制造!

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    456

    文章

    50889

    浏览量

    424298
  • 算法
    +关注

    关注

    23

    文章

    4615

    浏览量

    92996
  • 数字芯片
    +关注

    关注

    1

    文章

    110

    浏览量

    18407

原文标题:一颗芯片的前世今生:设计(流程概述)

文章出处:【微信号:IP与SoC设计,微信公众号:IP与SoC设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    芯片封测架构和芯片封测流程

    在此输入导芯片封测芯片封测是一个复杂且精细的过程,它涉及多个步骤和环节,以确保芯片的质量和性能。本文对芯片封测架构和芯片封测流程进行概述。
    的头像 发表于 12-31 09:15 224次阅读
    <b class='flag-5'>芯片</b>封测架构和<b class='flag-5'>芯片封测流程</b>

    【「从算法到电路—数字芯片算法的电路实现」阅读体验】+阅读第一章部分笔记

    ,也重新点亮了希望,从芯出发!从第一章中记录一些关键词,以备后续学习中查看。1.1芯片研发的流程芯片生产分为设计和制造两个环节;硅片上形成的电路,称为Die;带有封装的Die才称为芯片
    发表于 12-02 21:41

    GDS文件在芯片制造流程中的应用

    本文详细介绍了集成电路设计和制造中所使用的GDS文件的定义、功能和组成部分,并介绍了GDS文件的创建流程、优缺点以及应用前景。 GDS文件在集成电路设计和制造中扮演着至关重要的角色,它连接了设计与制造,将设计师的构想精确地转化为实际的芯片结构。
    的头像 发表于 11-24 09:59 429次阅读

    数字设计ic芯片流程

    主要介绍芯片的设计流程                                                                    &
    发表于 11-20 15:57 0次下载

    浅谈芯片制造的完整流程

    在科技日新月异的今天,芯片作为信息技术的核心部件,其制作工艺的复杂性和精密性令人叹为观止。从一粒普通的沙子到一颗蕴含无数晶体管的高科技芯片,这一过程不仅凝聚了人类智慧的结晶,也展现了现代半导体工业的极致工艺。本文将讲述芯片制造的
    的头像 发表于 10-28 14:30 656次阅读
    浅谈<b class='flag-5'>芯片</b>制造的完整<b class='flag-5'>流程</b>

    PCIe光传输的优势与挑战

    PCIe向光传输接口的转变,预示着低延迟传输将取得新的突破。作为PCI标准组织(PCI-SIG)的关键成员,新思科技不仅深度参与其中,并积极协助制定新的标准。外设组件高速互连(PCIe)标准正在经历变革,这将对芯片设计流程产生深远影响。
    的头像 发表于 08-12 10:37 691次阅读
    PCIe光传输的优势与挑战

    新思科技7月份行业事件

    新思科技宣布推出面向英特尔代工EMIB先进封装技术的可量产多裸晶芯片设计参考流程,该流程采用了Synopsys.ai EDA全面解决方案和新思科技IP。此外,新思科技3DSO.ai与新思科技3DIC
    的头像 发表于 08-12 09:50 601次阅读

    芯片底部填充工艺流程有哪些?

    芯片底部填充工艺流程有哪些?底部填充工艺(Underfill)是一种在电子封装过程中广泛使用的技术,主要用于增强倒装芯片(FlipChip)、球栅阵列(BGA)、芯片级封装(CSP)等
    的头像 发表于 08-09 08:36 1750次阅读
    <b class='flag-5'>芯片</b>底部填充工艺<b class='flag-5'>流程</b>有哪些?

    新思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    新思科技(Synopsys)近日宣布推出面向英特尔代工EMIB先进封装技术的可量产多裸晶芯片设计参考流程,该流程采用了Synopsys.ai EDA全面解决方案和新思科技IP。该经过优化的参考
    的头像 发表于 07-16 09:42 584次阅读

    新思科技引领EMIB封装技术革新,推出量产级多裸晶芯片设计参考流程

    ,即面向英特尔代工服务中的EMIB(嵌入式多芯片互连桥接)先进封装技术,成功推出了可量产的多裸晶芯片设计参考流程。这一里程碑式的成果,不仅彰显了新思科技在半导体设计领域的深厚底蕴,更为整个行业带来了前所未有的设计灵活性和生产效率
    的头像 发表于 07-11 09:47 503次阅读

    新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新

    3DIC Compiler协同设计与分析解决方案结合新思科技IP,加速英特尔代工EMIB技术的异构集成 摘要: 新思科技人工智能(AI)驱动型多裸晶芯片(Multi-die)设计参考流程已扩展至
    发表于 07-09 13:42 792次阅读

    新思科技面向台积公司先进工艺加速下一代芯片创新

     新思科技携手台积公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力,推动光子集成电路领域的发展,并针对台积公司的2纳米工艺开发广泛的IP组合   摘要: 由Synopsys.ai™ EDA
    发表于 05-11 11:03 441次阅读
    新思科技面向台积公司先进工艺加速下一代<b class='flag-5'>芯片</b>创新

    芯片设计流程及各步骤使用工具简介

    DFT Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。
    发表于 04-30 14:37 1076次阅读
    <b class='flag-5'>芯片</b>设计<b class='flag-5'>流程</b>及各步骤使用工具简介

    一颗芯片的典型设计流程

    芯片设计流程的第一步是定义芯片的要求和规格。这包括定义您的产品将做什么、如何使用以及您需要满足哪些性能指标。一旦定义了这些要求,就可以将它们用作设计架构和布局的输入。
    的头像 发表于 04-09 11:24 987次阅读

    芯片制造流程及产生的相关缺陷和芯片缺陷检测任务分析

    芯片生产制造过程中,各工艺流程环环相扣,技术复杂,材料、环境、工艺参数等因素的微变常导致芯片产生缺陷,影响产品良率。
    的头像 发表于 02-23 10:38 2125次阅读
    <b class='flag-5'>芯片</b>制造<b class='flag-5'>流程</b>及产生的相关缺陷和<b class='flag-5'>芯片</b>缺陷检测任务分析