0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

串扰是什么?如何去减小串扰

冬至配饺子 来源:信号完整性学习之路 作者:广元兄 2022-08-16 09:23 次阅读

前面讲过反射,讲过损耗。接下来讲串扰(Crosstalk)。

话不多说,直接上图,串扰的分类:

poYBAGL68F6AZCkqAABenAe4X94145.png

一个网络传递信号,有些电压和电流通过网络之间的耦合(容性耦合和感性耦合),传递到相邻网络,这就是串扰。

对于相邻网络而言,不管给什么,不是想要的,都会以噪声的形式耦合过来。

串扰与网络的信号路径及返回路径与另一个网络的信号路径及返回路径都有关系。

这里面有概念的东西:动态线网&静态线网;攻击线网&受害网络。

pYYBAGL68G2AAuFXAADVqgsI79E766.png

既然说是网络之间的耦合(Coupling),那什么是耦合?

耦合简单来说就是能量从一个介质(PCB板,金属导线等)传播到另一种介质。

耦合分为容性耦合和感性耦合。

pYYBAGL68H6AP9EUAACLjrstYOE740.png

实际的工作中,该怎么考虑?或者说哪一种耦合更要注意,也分两种情况:

均匀传输线且有均匀很宽的返回路径,容性耦合和感性耦合相当;

非均匀传输线,比如接插件或封装的场合,感性耦合占主导地位。这里面要注意开关噪声(SSN):开关噪声大多发生在插件、封装和过孔处,耦合电感很大。

地弹就是返回电流重叠出现的一种特殊情况。

导线中有电流产生,就会有围绕在信号路径和返回路径导体周围的磁力线圈。由于信号路径和返回路径之间的空间是不封闭的,所以会延伸到周围的空间,这个延伸出去的空间称之为边缘场。

既然是所谓的边缘场引起的串扰,那么越远,受的影响就越小。惹不起还躲不起嘛,离它们远远的,简单粗暴。话是这样说,实际工作中,PCB板走线的密度限制,不可能给你想要的空间。怎么办?

Intel的规范给出了一个HSD组内的间距还有普通线之间的间距,都是3H。

poYBAGL68JiAe1vsAAD4cfdRGe4685.png

讲到传输线串扰,下图是一张必须知道的图:

pYYBAGL68J6ATNHxAACwty8OpTg978.png

NEXT:近端串扰 FEXT:远端串扰

两根传输线,信号从其中一根传输线的一端输入,远端放端接消除末端反射。如果不放端接,那就会有反射,至于反射的能量消耗,前文有讲过。

噪声电压在静态线的两端进行测量。为了区分两个末端,把距离源端最近的一端称为“近端”,也成为信号传输方向的“后方”,而把距离源端最远的一端称为“远端”,远端信号传输方向的“前方”。

一对传输线,耦合区域的总时长为TD,当信号的上升边RT 是2xTD时,或者说耦合长度是上升边空间延伸的一半,那这个长度为饱和长度。

poYBAGL68QCAELRnAAAe0d63VCc783.png

Lensat 表示近端串扰的饱和长度(单位为in),RT表示信号上升边(单位为ns),V表示信号在动态线上的传播速度(单位为in/ns)。

噪声电压即近端串扰幅值(NEXT)达到一个稳定值,当耦合长度大于饱和长度。

poYBAGL68OiAEca0AABSnB16I3Y718.png

当耦合长度小于饱和长度,则电压峰值将小于NEXT。

远端噪声以脉冲形式出现,信号进入算起,一直要经过TD 时延之后才会出现噪声。噪声在静态线上的传播速度与信号的速度相等。

FEXT远端噪声幅值除了跟远端噪声峰值电压与信号电压比值有关,还与另两个外在参数(耦合长度和上升边)呈比例变化。

poYBAGL68NiALM9WAABS2UBwiOc345.png

这里需要强调一点:

因为感性耦合电流的方向是从返回路径到信号路径,呈逆时针方向,这与容性耦合电流的方向相反。所以,在远端的净噪声是容性耦合噪声与感性耦合噪声之差。

产品的更新换代,版图的密集性以及速率的提升,通过调整耦合长度和上升时间(RT)来管控的情况已经很少了,所以我们能做的大多数就是调整线距来控制串扰,而调整线距确实可以减小串扰。

下图为调整Spa的链路以及仿真结果:

pYYBAGL68RKAYAVjAAEpMXeOQTk392.png

Spa=4 mil,噪声的幅值最大。

pYYBAGL68SOAASU7AAB1Kpdkclc896.png

需要说明的是,想用的是3H原则,只不过很不巧,竟然也是3W原则。

实际工作中,串扰的管控除了重点关注线间距,返回路径也需要注意。至于带状线层布线,使用介电常数较低的材料等,这些深入且细节的知识,后面有机会再讲。



审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传输线
    +关注

    关注

    0

    文章

    375

    浏览量

    23996
  • 串扰
    +关注

    关注

    4

    文章

    189

    浏览量

    26932
  • 耦合电感
    +关注

    关注

    0

    文章

    77

    浏览量

    20072
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1777

    浏览量

    13204
收藏 人收藏

    评论

    相关推荐

    什么是?如何减少

    01 . 什么是?   是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-23 09:25 5967次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    为避免强电,选择什么样的共模电感?

    产品的供电电源15V,而往往强电和弱点布线走的比较近,为避免强电,在15V输入到电路板后,需要在电路板上添加共模电感,减小串,该选择什么样型号的电感,还有这样做对不对?
    发表于 07-21 10:16

    PCB设计与-真实世界的(上)

    也成为了一个最常见的问题。的危害巨大,直接影响着信号是否能够正确的接收。对于,业内通常有3W规则的说法,只要走线没有达到3W,就会引起一些硬件工程师的恐慌。是否一定要3W?如何
    发表于 10-21 09:53

    原创|SI问题之

    减小信号间的方法我们知道,信号间的来源于电磁场的互相干扰作用,电场的场强是离信号源中心越远则越弱,所以控制信号间
    发表于 10-10 18:00

    如何减小SRAM读写操作时的

    静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中,经常会出现问题发生。那么要如何减小如何减小SRAM读写操作时的
    发表于 05-20 15:24

    pcb设计中的—两传输线相邻太近

    简单地讲都是因为两传输线相邻太近造成的,那么在高频走线里如何减小串,首先要弄清楚传输线的概念,搞清楚传输线
    发表于 11-21 13:50 3168次阅读

    近端与远端现象解析

    们就需要弄清楚近端与远端了。攻击信号的幅值影响着的大小;
    的头像 发表于 10-27 09:25 1.5w次阅读
    近端<b class='flag-5'>串</b><b class='flag-5'>扰</b>与远端<b class='flag-5'>串</b><b class='flag-5'>扰</b>现象解析

    解决的方法

    在电子产品的设计中普遍存在,通过以上的分析与仿真,了解了的特性,总结出以下减少的方法
    的头像 发表于 08-14 11:50 1.9w次阅读

    浅谈层叠设计、同层、层间

    的图片一脉相承。我们能看到,层间距离H是影响的关键因素。当D=3H的时候,不考虑K的话,大约在10%左右。这也是所谓3H原则的由来吧,我们在了解
    的头像 发表于 04-09 17:21 4273次阅读
    浅谈层叠设计、同层<b class='flag-5'>串</b><b class='flag-5'>扰</b>、层间<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    浅谈溯源,是怎么产生的

    文章——溯源。 提到,防不胜防,令人烦恼。不考虑,仿真波形似乎一切正常,考虑了
    的头像 发表于 03-29 10:26 3300次阅读

    线对间的近端测量

    在高速链路设计或者射频链路设计中,是一个非常重要的分析参数。如何测量、如何分析。一般遵循着一些设计经验或者规则可以减小串的影响,但是很多时候却难以按照规则设计,这就会带来
    的头像 发表于 08-24 09:32 2385次阅读

    什么是近端与远端

    关于两个公式,我们不需要去记住,我们只需要知道它告诉了我们什么:攻击信号的幅值影响着的大小;减小串的途径就是减小信号之间的耦合,增加信
    的头像 发表于 01-24 16:28 4155次阅读
    什么是近端<b class='flag-5'>串</b><b class='flag-5'>扰</b>与远端<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    什么是?如何减少

    是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-22 09:54 3754次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    的类型,产生的原因?

    当信号通过电缆发送时,它们面临两个主要的通信影响因素:EMI和。EMI和严重影响信噪比。通过容易产生EMI 和
    的头像 发表于 07-06 10:07 1891次阅读

    嵌入式开发中引起的原因是什么?

    电路布线常会有的风险,最后简单说明几个减小串的方法,常见增大走线间距、使两导体的有风险
    发表于 03-07 09:30 1796次阅读
    嵌入式开发中引起<b class='flag-5'>串</b><b class='flag-5'>扰</b>的原因是什么?