Virtex7 Microblaze下DDR3测试
再右键,打开IP的Example Design,这样才能生成ddr对应的model。
image-20220730160832768
如果右键发现这个按钮是不可用的,那就多等等,IP建好后需要等synth_design Complete后,很多文件才生成完毕。
image-20220730160950335
在sim目录下,可以看到很多的hidden的文件,这是因为生成的Model被加密了,我们只能使用,但看不到源码
image-20220730163207785
我们可以看下工程下面有个ddr4_model.sv的文件。
image-20220730214033783
该文件是加密的:
image-20220730214120586
我们直接进行仿真即可:
image-20220730214321561
进入到仿真页面,直接通过tcl仿真1ms,但其实仿真不到1ms就会结束:
image-20220730162028789 image-20220730161928489
在仿真结束时,会提示下面的信息:
image-20220730161957651
我们可以把ddr ip的AXI总线拉出来,看一下axi写操作和读操作的数据。
image-20220730162217675 image-20220730162250341
-
DDR3
+关注
关注
2文章
276浏览量
42291 -
仿真
+关注
关注
50文章
4092浏览量
133664 -
Vivado
+关注
关注
19文章
812浏览量
66606
原文标题:Vivado DDR4 仿真
文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论