0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

光芯片走向Chiplet,颠覆先进封装

倩倩 来源:半导体行业观察 作者:半导体行业观察 2022-08-24 09:46 次阅读

几年前,Lightmatter 通过展示人工智能加速器 Mars 引起了轰动,该加速器重新思考了电子计算和移动数据的范式。他们展示了一种使用光子学进行计算的处理器。该芯片承诺将延迟、带宽和功率提高多个数量级。由于芯片所涉及的软件和计算结构的刚性,这最终没有成功。

7fe8d790-234a-11ed-ba43-dac502259ad0.png

Lightmatter 已经创建了名为 Envise 的第二代 AI 计算产品,但这不是今天帖子的重点。我们想分享 Lightmatter 在他们的最新产品 Passage 上展示的内容。总结就是,Lightmatter 希望通过 Passage 打破高级封装和 IO 的限制。

众所周知,AI 和 HPC 等领域的问题规模呈指数级增长,但摩尔定律无法跟上。

8006108a-234a-11ed-ba43-dac502259ad0.png

因此,该行业已转向使用chiplet来组合更大的封装,以继续满足计算需求。将芯片分解成许多chiplet并超过标线限制(光刻工具的图案化限制的物理限制)将实现持续缩放,但这种范例仍然存在问题。即使采用先进的封装,将数据移出芯片的电力成本也将成为限制因素。此外,即使采用最先进的封装形式,带宽仍然有限。

801d2d7e-234a-11ed-ba43-dac502259ad0.png

Lightmatter 不想将硅放在硅上,而是希望通过 Passage 颠覆先进的封装游戏。Passage 连接到光学中介层上的 48 个客户芯片。Passage 建立在GlobalFoundries Fotonix 45CLO 工艺技术之上。它旨在以非常高的带宽和性能连接许多芯片。这种optical interposer打破了带宽限制,在每个tile之间提供每秒 768 太比特,并且可以以每秒 128 太比特扩展到多个interposers,这是传统封装无法达到的能力和规模水平。

802b75e6-234a-11ed-ba43-dac502259ad0.png

几十年来,光学一直承诺解决电气 IO 的瓶颈。技术在这方面的进展缓慢。Lightmatter 称之为 Gen 1 的可插拔光学器件多年来一直用于连接数据中心内的交换机。由于英特尔和Ayar Labs等公司,第 2 代和第 3 代光学器件(将光学器件放在同一个封装上或直接连接)开始进入网络交换机和计算领域。Lightmatter 想通过 Passage 直接跳到第 4 代和第 5 代。

804b7f8a-234a-11ed-ba43-dac502259ad0.png

英特尔和 Ayar Labs 等标准联合封装光学器件的规模比 Lightmatter 使用的光学中介层解决方案低一个数量级。其互连密度高出 40 倍,因为单个芯片中只能插入大约 200 根光纤。此外,互连是完全静态的,而 Passage 具有可动态配置的结构。

806c5368-234a-11ed-ba43-dac502259ad0.png

这种光中介层可以在芯片之间进行交换和路由。整个互连可以在 1ms 内重新配置。

Lightmatter 表示,他们可以支持所有拓扑,例如 all to all、1D ring、Torus、Spine 和 Leaf 等等。Passage 的交换和路由在 48 芯片阵列上的任何芯片与任何其他芯片之间的最大延迟为 2ns。

切换是通过使用环形谐振器调制颜色并使用马赫-曾德干涉仪来引导它们来实现的。

Lightmatter 的光子晶圆级中介层具有 A0 硅,并声称每个站点使用的功率不到 50 瓦。每个站点有 8 个混合激光器驱动 32 个通道;每个通道运行 32Gbps NRZ。

807cc09a-234a-11ed-ba43-dac502259ad0.png

Lightmatter 的晶圆级硅光子芯片主要采用硅基制造技术;它有许多相同的限制。即光刻工具的标线限制。GlobalFoundries 和 Lightmatter 通过缝合波导解决了这个问题。纳米光子波导的光罩间连接在每个光罩交叉处仅具有 0.004 dB 的损耗。波导损耗为 0.5 dB/cm,每个 Mach-Zehnder 干涉仪损耗为 0.08 dB。每次交叉也有 0.028 dB 的损耗。

Lightmatter 表示,借助 UCIe,他们可以运行最高规格的 32Gbps chiplet到中介层互连。如果使用直接 SERDES,他们相信它们可以以 112G 的速度运行。客户 ASIC 被 3D 封装在中介层之上。然后 OSAT 将组装这个最终产品。它可以有多种变体,从 48 个芯片到只有 8 个芯片的更小的interposer。passage封装还必须为封装在顶部的芯片供电。它通过使用 TSV 为每个tile提供高达 700W 的功率来做到这一点。在这个功率级别需要水冷,但如果客户 ASIC 消耗较少,他们可以使用空气冷却。

请注意,声称的 768Tbps 似乎在很大程度上被浪费了。它们的功能似乎允许它们将一个输入耦合到一个输出。这使得大部分互连空闲。为了让他们找出不冲突的途径,这将是必要的。这些路径是被动的,在不使用时几乎不会浪费电力。MZI 元素向左或向右。没有混合(blending),没有多播(multicasting)。一进一出。

8099640c-234a-11ed-ba43-dac502259ad0.png

Lightmatter 还举了一个分解内存设计和多租户架构的例子。他们开始他们的 interposer可以支持任何协议,包括 CXL。interposer顶部的客户 ASIC 可以通过重新配置网络实现气隙,因此在特定芯片之间传递数据是不可能的。最大的问题是产品是否会出现以及何时会出现。这可能只是vaporware,也可能是高端领先的分类服务器设计的未来。Lightmatter 必须吸引其他公司为这个平台制造芯片。这些公司必须将其昂贵的开发信任与未经证实的合作伙伴。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 封装
    +关注

    关注

    126

    文章

    7767

    浏览量

    142697
  • 人工智能
    +关注

    关注

    1791

    文章

    46820

    浏览量

    237457
  • chiplet
    +关注

    关注

    6

    文章

    416

    浏览量

    12554

原文标题:颠覆先进封装,光芯片走向Chiplet

文章出处:【微信号:深圳市赛姆烯金科技有限公司,微信公众号:深圳市赛姆烯金科技有限公司】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    先进封装的重要设备有哪些

    科技在不断突破与创新,半导体技术在快速发展,芯片封装技术也从传统封装发展到先进封装,以更好地满足市场的需求。
    的头像 发表于 10-28 15:29 208次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>的重要设备有哪些

    AI网络物理层底座: 大算力芯片先进封装技术

    随着人工智能(AI)技术的迅猛发展,我们正站在第四次工业革命的风暴中, 这场风暴也将席卷我们整个芯片行业,特别是先进封装领域。Chiplet是实现单个
    发表于 09-11 09:47 466次阅读
    AI网络物理层底座: 大算力<b class='flag-5'>芯片</b><b class='flag-5'>先进</b><b class='flag-5'>封装</b>技术

    AI应用致复杂SoC需求暴涨,2.5D/Chiplet先进封装技术的机遇和挑战

    电子发烧友网报道(文/吴子鹏)先进封装包括倒装焊、2.5D封装、3D封装、晶圆级封装Chiplet
    的头像 发表于 07-16 01:20 2909次阅读
    AI应用致复杂SoC需求暴涨,2.5D/<b class='flag-5'>Chiplet</b>等<b class='flag-5'>先进</b><b class='flag-5'>封装</b>技术的机遇和挑战

    芯片与电芯片:如何共舞于封装之巅?

    随着科技的飞速发展,芯片与电芯片的共封装技术已成为当今电子领域研究的热点。这种技术融合了光学与电子学的优势,为实现更高速、更稳定的数据传输提供了可能。本文将详细介绍
    的头像 发表于 05-22 09:59 1432次阅读
    <b class='flag-5'>光</b><b class='flag-5'>芯片</b>与电<b class='flag-5'>芯片</b>:如何共舞于<b class='flag-5'>封装</b>之巅?

    人工智能芯片先进封装技术

    )和集成电路的飞速发展,人工智能芯片逐渐成为全球科技竞争的焦点。在后摩尔时代,AI 芯片的算力提升和功耗降低越来越依靠具有硅通孔、微凸点、异构集成、Chiplet等技术特点的先进
    的头像 发表于 03-04 18:19 1547次阅读
    人工智能<b class='flag-5'>芯片</b><b class='flag-5'>先进</b><b class='flag-5'>封装</b>技术

    Chiplet是否也走上了集成竞赛的道路?

    Chiplet会将SoC分解成微小的芯片,各公司已开始产生新的想法、工具和“Chiplet平台”,旨在将这些Chiplet横向或纵向组装成先进
    的头像 发表于 02-23 10:35 838次阅读
    <b class='flag-5'>Chiplet</b>是否也走上了集成竞赛的道路?

    什么是Chiplet技术?

    什么是Chiplet技术?Chiplet技术是一种在半导体设计和制造中将大型芯片的不同功能分解并分散实现在多个较小和专用的芯片(Chiplets)上的方法。这些较小的
    的头像 发表于 01-25 10:43 1947次阅读
    什么是<b class='flag-5'>Chiplet</b>技术?

    2023年Chiplet发展进入新阶段,半导体封测、IP企业多次融资

    电子发烧友网报道(文/刘静)半导体行业进入“后摩尔时代”,Chiplet新技术成为突破芯片算力和集成度瓶颈的关键。随着技术的不断进步,先进封装、IC载板、半导体IP等环节厂商有望不断获
    的头像 发表于 01-17 01:18 2061次阅读
    2023年<b class='flag-5'>Chiplet</b>发展进入新阶段,半导体封测、IP企业多次融资

    芯片先进封装的优势

    芯片先进封装是一种超越摩尔定律的重要技术,它可以提供更好的兼容性和更高的连接密度,使得系统集成度的提高不再局限于同一颗芯片
    的头像 发表于 01-16 14:53 1024次阅读

    Chiplet成大芯片设计主流方式,开启IP复用新模式

    电子发烧友网报道(文/吴子鹏)Chiplet又称“小芯片”或“芯粒”,它是将一个功能丰富且面积较大的芯片裸片(die)拆分成多个芯粒(chiplet)。
    的头像 发表于 01-12 00:55 1997次阅读

    什么是Chiplet技术?Chiplet技术有哪些优缺点?

    组件。这种技术的核心思想是将大型集成电路拆分成更小、更模块化的部分,以便更灵活地设计、制造和组装芯片Chiplet技术可以突破单芯片光刻面积的瓶颈,减少对先进工艺制程的依赖,提高
    的头像 发表于 01-08 09:22 5052次阅读

    长电科技先进封装设计能力的优势

    作为全球领先的芯片封测企业,长电科技深刻理解先进封装设计能力对于确保半导体行业的产品性能、功能和成本至关重要。大规模高密度的集成电路为产品设计提供了极大的灵活性。例如Chiplet
    的头像 发表于 12-18 11:11 878次阅读

    先进封装 Chiplet 技术与 AI 芯片发展

    、主流技术和应用场景,以及面临的挑战和问题。进而提出采用Chiplet技术,将不同的功能模块独立集成为独立的Chiplet,并融合在一个AI芯片上,从而实现更高的计算能力。该设计不仅允许独立开发和升级各个模块,还可在
    的头像 发表于 12-08 10:28 674次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b> <b class='flag-5'>Chiplet</b> 技术与 AI <b class='flag-5'>芯片</b>发展

    芯片封装引脚名称自适应显示#芯片封装#EDA #电子#电子工程师 #先进封装 #pcb设计

    PCB设计芯片封装
    上海弘快科技有限公司
    发布于 :2023年11月30日 15:13:15

    HRP晶圆级先进封装替代传统封装技术研究(HRP晶圆级先进封装芯片

    随着晶圆级封装技术的不断提升,众多芯片设计及封测公司开始思考并尝试采用晶圆级封装技术替代传统封装。其中HRP(Heat Re-distribution Packaging)晶圆级
    的头像 发表于 11-30 09:23 2035次阅读
    HRP晶圆级<b class='flag-5'>先进</b><b class='flag-5'>封装</b>替代传统<b class='flag-5'>封装</b>技术研究(HRP晶圆级<b class='flag-5'>先进</b><b class='flag-5'>封装</b><b class='flag-5'>芯片</b>)