0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁存器的主要特性、种类及应用

CHANBAEK 来源:IC先生 作者:IC先生 2022-09-12 16:13 次阅读

锁存器是具有两个稳定状态的时序逻辑电路,即它是双稳态多谐振荡器。锁存器有一个反馈路径来保留信息。因此,锁存器可以是存储设备。只要设备处于开机状态,锁存器就可以存储一位信息。当使能启用时,锁存器会在输入更改时立即更改存储的信息,即它们是电平触发设备。当使能信号打开时,它会持续对输入进行采样。

取决于触发信号的高电平或低电平,锁存电路可以在两种状态下工作:有效 - 高电平或者有效 - 低电平。

Active – High锁存电路的情况下,通常两个输入都是低电平,该电路由任一输入上的瞬时高电平触发。

在Active – Low锁存电路的情况下,通常两个输入都为高电平,该电路由任一输入上的瞬时低电平触发。

锁存器主要特性

锁存器是时序电路中的基本构建元素。锁存器没有任何时钟信号,即它们是异步时序电路。

锁存器由静态门组成。

锁存器是一种双稳态多谐振荡器,即它有两个稳定状态并且可以在这些状态之间切换。

锁存器将具有来自输出的反馈路径。因此,它们使用输入信号的先前和当前状态随时改变其输出。

使能后,锁存器的输出会持续受到其输入的影响,即当输入改变时输出会立即改变。禁用时,锁存器的状态保持不变,即它会记住以前的值。时钟或使能信号用作控制信号。

锁存器不断检查所有输入,并在启用时相应地更改其输出。

SR锁存器

其实,可以使用静态门作为基本构建块来构建一个简单的锁存器,并且可以通过向NOR门电路引入反馈来构建具有两个NOR门。

带反馈的简单NOR门逻辑电路如下图所示:

pYYBAGMJ0j-AZF4kAAAodCkmlKI367.png

这里,输入S和R都是0 (S = R = 0)。第一个或非门的输出是P = 1。这与R = 0一起被馈送到第二个或非门,因此第二个门的输出是Q = 0。由于电路处于稳定状态,P = 1,Q = 0,如果使 S = 1,则 P = 0,Q = 1,如下图所示:

poYBAGMJ0kCAKuRGAAAoctZ0TW0920.png

这也是一种稳定的状态,如果S为0,则没有变化,因为Q = 1被反馈给第一个NOR,P仍然保持为0,如下图所示。

pYYBAGMJ0kCAZF55AAAoosLRw1E552.png

如果R变为1,则Q变为0,这将使P变回1,如下图所示:

poYBAGMJ0kCAYkd5AAAoYIJ7q6g076.png

如果R为0,那么就没有变化,这样就到达了最开始的地方。

由于输出不仅取决于当前的输入,还取决于过去的输入序列,因此该电路被称为具有记忆性。如果不允许输入条件S = R = 1,则稳定状态输出始终是互补的。当S和R都等于1时,P = 0和Q = 0,这与互补条件相矛盾。因此,输入条件 S = R = 1被认为是不允许的。锁存电路总是画成交叉耦合形式,以强调栅极之间的对称性。

pYYBAGMJ0kCAE-TmAAA8zzq0k-I156.png

在该电路中,当S=1时,它将输出Q'设置'为 1,当输入R=1时,它将输出Q '重置'为 0。在 S = R = 1的限制下,该电路称为设置 – 复位锁存器(SR锁存器)。

poYBAGMJ0kCAfUdbAAAxB7cJlA8940.png

关于竞态条件

在逻辑电路中,竞态条件是指“逻辑电路的两个输入同时变化并使输出暂定的情况”。输入相互竞争以改变输出,它通常发生在将输出作为电路反馈输入的设备中。当设备尝试同时执行两个操作(即同时更改两个输入的状态)时,会出现这种情况。有几种方法可以避免条件竞争,例如使用边沿触发或使用主从触发器。

SR锁存器状态表

SR锁存器状态表(真值表)提供有关电路状态的信息,由于时序电路的输出取决于当前和先前的状态,因此这些以称为状态表的表格形式表示,并根据当前状态和其他输入显示下一个状态。

SR锁存器的状态表如下所示:

pYYBAGMJ0kGAea4bAACMyC-Cx-g683.png

门控SR锁存器

通常情况下,锁存器都是即时的,即当输入发生变化时,输出会立即发生变化。但对于许多应用来说,最好有一个隔离期,即使输入发生变化,输出也不会发生变化。在此期间,输出被称为真正“锁定”。这可以通过使用额外的输入(使能或时钟或门)来实现。如果使能(或时钟或门)信号未置位,则忽略输入并将输出锁存到先前的值。为了使用这个额外的信号,应该添加额外的逻辑,这些电路称为门控SR锁存器。

门控SR锁存器可以通过两种方式制成:通过将第二级与门添加到SR锁存器或通过将第二级与非门添加到反向SR锁存器。

由NOR门构成的门控SR锁存器的电路图如下所示:

poYBAGMJ0kGAd5A1AACepBOlwQc137.png

由NAND门构成的门控SR锁存器的电路图如下所示:

pYYBAGMJ0kGAc_kjAACPyHCWCSI533.png

当NAND门将输入反相时,反向SR锁存器变为门控SR锁存器。当使能(或时钟)为高时,锁存器被称为启用状态,即输出响应输入。当使能(或时钟)为低电平时,锁存器被禁用并保持在该状态,直到使能启用。

门控SR锁存器的符号如下图所示:

poYBAGMJ0kGALbzJAAAd8qnL0e4067.png

门控SR锁存器的真值表如下图所示:

pYYBAGMJ0kKAK_01AABnS0ixHRg583.png

D锁存器

数据锁存器或延迟锁存器(D锁存器)是存储数据的简单锁存器之一,它也被称为透明锁存器。一个简单的D锁存器可以由两个NAND门构成。

当S = R = 1时发生的SR锁存器中的竞态条件可以在D锁存器中避免,因为R输入被重命名为D的反转S替换。因此没有非法或禁止的输入。在 D锁存器中,Q始终为D。

D锁存器的符号如下所示:

poYBAGMJ0kKAHGQVAAAjGQQu-p8908.png

这些简单的D锁存器不常用,但门控D锁存器很常见。简单D锁存器的真值表如下所示。

pYYBAGMJ0kKAHinYAAAuhZ-qSM0349.png

门控D锁存器

通过修改门控SR锁存器可以轻松构建门控D锁存器。对门控SR锁存器的唯一修改是必须将R输入更改为反相S。由NOR SR锁存器形成的门控锁存器如下所示。

poYBAGMJ0kKATR4RAABrsUhrfps596.png

当时钟或使能为高电平(逻辑 1)时,输出会锁存D输入上的任何内容。当使能或时钟为低电平(逻辑 0)时,最后一个使能高电平的D输入将是输出。

这个锁存电路永远不会遇到“竞争”情况,因为单个D输入被反转以提供给两个输入。因此,没有机会获得相同的输入条件。所以D锁存电路可以安全地用于任何电路。

门控D锁存器的符号如下所示:

pYYBAGMJ0kKAEC-JAABOHosCMxI030.png

与门控NOR SR锁存器类似,门控D锁存器也可以由门控NAND SR锁存器构成。门控NAND SR锁存器的门控D锁存器电路如下所示。

poYBAGMJ0kOAbVutAAApyrSq0W8472.png

当然,可以避免使用反相器,因为可以使用与非门来获得反相值。上述电路需要进行一些修改,得到的电路如下所示:

pYYBAGMJ0kOAMFvBAACI84u9Pds002.png

门控D锁存器的真值表(或状态表)如下所示:

poYBAGMJ0kOAOnb_AABY7SnJONU240.png

锁存器的应用

锁存器的应用主要包括以下几个方面:

它们是基本的1位存储设备。

D锁存器通常用作异步系统中的I/O端口

数据锁存器有时用于同步两相系统中以减少晶体管数量。

锁存器的优点

锁存器的优点包括以下几方面内容:

速度更快,因为它不需要等待时钟信号,最常用于高速设计。

需要更少的电力。

基于锁存器的设计具有小芯片尺寸。

主要优点是“借时”。其中,如果某项操作未在规定时间内完成,则从其他操作时间借用执行该操作所需的时间。

锁存器的缺点

锁存器的缺点包括以下几方面内容:

锁存器不太可预测,因为有更多机会影响竞争条件。

电平敏感设备,因此亚稳态的机会更大。

由于锁存器电路的电平敏感特性,所以分析锁存器电路很困难。

总结

简单来说,锁存器,就是数字电路中的一种具有记忆功能的逻辑元件,可以在特定输入脉冲电平作用下改变状态。

需要注意的是,锁存器输出端的状态不会随输入端的状态变化而变化,仅在有锁存信号时输入的状态才被保存到输出,直到下一个锁存信号到来时才改变。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁存器
    +关注

    关注

    8

    文章

    904

    浏览量

    41416
  • 时序逻辑电路

    关注

    2

    文章

    94

    浏览量

    16520
  • SR
    SR
    +关注

    关注

    1

    文章

    35

    浏览量

    23389
收藏 人收藏

    评论

    相关推荐

    主要作用有哪些?

    所谓,就是输出端的状态不会随输入端的状态变化而变化,仅在有信号时输入的状态被保存到输出,直到下一个
    的头像 发表于 10-30 14:35 6.2w次阅读
    <b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>的<b class='flag-5'>主要</b>作用有哪些?

    FPGA的设计中为什么避免使用

    前言 在FPGA的设计中,避免使用是几乎所有FPGA工程师的共识,Xilinx和Altera也在手册中提示大家要慎用
    的头像 发表于 11-16 11:42 8336次阅读
    FPGA的设计中为什么避免使用<b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>

    的缺点和优点

    (latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态是电平触发的存储单
    发表于 04-23 03:35

    ,是什么意思

    ,是什么意思
    发表于 03-09 09:44 1.2w次阅读

    地址,地址是什么意思

    地址,地址是什么意思   地址
    发表于 03-09 09:49 4787次阅读

    常用芯片有哪些_的作用介绍

    本文开始介绍了什么是的工作原理,其次介绍了
    发表于 01-31 16:30 8w次阅读
    常用<b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>芯片有哪些_<b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>的作用介绍

    的工作原理

    本文首先介绍了的工作原理,其次阐述了的作用,最后阐述了
    的头像 发表于 08-21 18:57 9w次阅读

    详解

    P0口作为分时复用接口,既要作为数据总线口,又要作为地址总线口 输出的低8位地址需要用8位 ALE的下降沿将P0口输出的低8位地址
    发表于 11-26 20:51 11次下载
    <b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>详解

    和触发主要区别是什么

    和触发是数字电路中的基本组件,它们在实现数字逻辑功能中起着至关重要的作用。虽然它们在功能上有很多相似之处,但它们之间还是存在一些主要
    的头像 发表于 07-23 10:24 850次阅读

    电路中的中间是什么元件

    主要作用是缓存数据,解决高速控制与慢速外设之间的不同步问题,以及解决驱动和I/O口的输入输出问题。 类型 有多
    的头像 发表于 07-23 11:29 302次阅读

    d解决了sr的什么问题

    存在一些差异,D在一定程度上解决了SR的一些问题。 引言 在数字电路设计中,
    的头像 发表于 08-28 09:16 370次阅读

    SR特性表、工作原理及应用

    常常见,尤其是在寄存、计数和其他存储设备中。在这篇文章中,我们将详细讨论SR特性表、
    的头像 发表于 08-28 09:27 1401次阅读

    rs不定状态的含义是什么

    RS(Reset-Set Latch)中的不定状态,是指在特定输入条件下,的输出状态
    的头像 发表于 08-28 10:42 377次阅读

    简述的工作时序

    (Latch)是数字电路中的一种重要组件,其工作时序对于理解其功能和在电路中的应用至关重要。
    的头像 发表于 08-30 10:42 326次阅读

    的基本输出时序

    在深入探讨的输出时序时,我们需要详细分析在不同控制信号下的行为表现,特别是控制信号(
    的头像 发表于 08-30 10:43 361次阅读