0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado中文件分类的理解

lhl545545 来源:FPGA通信小白成长之路 作者:FPGA通信小白成长之 2022-08-31 09:09 次阅读

最近有网友私信我,说我之前发的几篇文章写得不错,在此感谢大家的鼓励。

正如我在第一篇文章里所说,我分享的内容主要包括但不限于,HDL语言,TCL语言,vivado的使用,Modelsim/Questasim的使用,matlab的使用,通信原理及系统,无线通信数字信号处理等,由浅入深,化繁为简,后续内容听我娓娓道来。

今天我想说说我自己对vivado中文件分类的理解。

用过ISE的人都知道,vivado用起来是多么舒服,不管是从界面、综合策略、时序分析等各个方面来说,都有很好的体验,新版的vivado还引入了机器学习,进一步增强了综合能力。

从vivado的图形界面可以看到,工程文件主要包括:

HDL文件

IP文件

BD文件

约束文件

网表文件

辅助文件

HDL文件

主要是.v,.vhd文件,包括可以综合的,以及用于仿真的.v和.vhd文件,可以综合的文件也可被用于仿真。

Source框里的Compile Order可以看到文件的编译顺序,有时候如果有公用的package的.v文件的时候,可以看到package文件是否优先编译起效。

在vivado图形界面中,能够点击的对象都有自己的属性,可以通过CTRL+E快捷方式打开。

IP文件

主要是.xcix和.xci文件。

如果勾选设置选项下IP内的Use Core Containers for IP框框,则IP的形式为.xcix,否则IP形式为.xci,且每个IP都会生成以IP名命名的文件夹,.xcix简化了IP核的管理。

.xcix和.xci是可以相互转化的,IP核右键Enable Core Container或Disable Core Container即可。

BD文件

主要是.BD文件。

如果一个工程想套用另一个既有工程的BD文件,可以直接将BD文件夹整个进行复制,这样较为方便。

约束文件

主要是.xdc和.tcl文件,包括管脚约束、时序约束、debug约束、位置约束等。

管脚约束:管脚和电平。

时序约束:基本时钟约束,跨时钟域约束,路径约束。

Debug约束:抓取调试信号(使用综合里的set up debug会自动添加文件到这里,使用ip核中的ila核则不会),设置Debug_hub参数(debug_hub时钟等)。

位置约束:可通过pblock命令,设置指定模块位置或面积。

特别说明一下,约束的属性中有一个USED_IN的选项,之前提到的,如果要将当前工程封装成dcp文件,作为子文件放到大工程中,一定要勾选USED_IN中的synthesis、out_of_context选项,当然,USED_IN也适用于其他.v文件或ip核。

网表文件

主要是.dcp文件

用于封装子模块或子工程

辅助文件

主要是.tcl(钩子脚本)和.dcp(增量编译)文件

最近使用国内某公司的国产化芯片时,就用到了钩子脚本,用以给程序打补丁。按照手册打完补丁后,在设置中的综合、布局布线、生成比特流中,会看到.pre和.post里面已经有补丁脚本的路径。当然,也可以自己写钩子脚本。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数字信号
    +关注

    关注

    2

    文章

    983

    浏览量

    47733
  • TCL语言
    +关注

    关注

    0

    文章

    2

    浏览量

    6258
  • Vivado
    +关注

    关注

    19

    文章

    816

    浏览量

    67050

原文标题:说说vivado中的文件分类

文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AMD Vivado Design Suite IDE中的设计分析简介

    本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
    的头像 发表于 02-19 11:22 136次阅读
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的设计分析简介

    Vivado Design Suite用户指南:逻辑仿真

    电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
    发表于 01-15 15:25 0次下载
    <b class='flag-5'>Vivado</b> Design Suite用户指南:逻辑仿真

    Xilinx_Vivado_SDK的安装教程

    I Agree,然后点击 Next: 选择 Vivado HL System Edition(一般选择这个设计套件比较完整,它比 Vivado HL Design Edition 多了一个 System Generator for DSP with Mat
    的头像 发表于 11-16 09:53 2013次阅读
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安装教程

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? 在AMD官网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 670次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 495次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado编辑器乱码问题

    ,但是在Vivado里面打开用sublime写的代码之后,经常出现中文乱码,让人很不舒服。究其原因就是一般来说第三方的编辑器是采用utf8的编码方式,而vivado的text editor不是这种方式。
    的头像 发表于 10-15 17:24 1224次阅读
    <b class='flag-5'>Vivado</b>编辑器乱码问题

    晶体二极管的分类和特性

    晶体二极管作为固态电子器件中的关键元件,其分类和特性对于理解和应用电子电路至关重要。以下是对晶体二极管分类和特性的详细阐述。
    的头像 发表于 09-23 18:24 663次阅读

    Vivado 2024.1版本的新特性(2)

    从综合角度看,Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
    的头像 发表于 09-18 10:34 1186次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式发布,今天我们就来看看新版本带来了哪些新特性。
    的头像 发表于 09-18 10:30 1739次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    简述计算机总线的分类

    计算机总线作为计算机系统中连接各个功能部件的公共通信干线,其结构和分类对于理解计算机硬件系统的工作原理至关重要。以下是对计算机总线结构和分类的详细阐述,内容将涵盖总线的基本概念、内部结构、分类
    的头像 发表于 08-26 16:23 2965次阅读

    打开文件为ANSI的文件中文会显示乱码,为什么?

    打开文件为ANSI的文件中文会显示乱码!如果文件是UTF-8的格式是正常的
    发表于 07-16 07:33

    Vivado 使用Simulink设计FIR滤波器

    vivado工程 System Generator提供了几种导入方法: 1、直接生成hdl网表文件。 生成的.v或.vhd文件直接例化dsp的IP核,用户可直接将代码文件
    发表于 04-17 17:29

    如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程?

    本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的过程中要把具体步骤映射到相应的 DFX 非工程模式的步骤,这样才能更好地理解整个流程的运行逻辑。
    的头像 发表于 04-17 09:28 1097次阅读
    如何在AMD <b class='flag-5'>Vivado</b>™ Design Tool中用工程模式使用DFX流程?

    请问stm32f429如何显示u盘中的中文文件名?

    大家有没有用f429实现显示u盘中中文文件名的功能?如何实现能说一下吗?
    发表于 04-17 08:23

    机器学习多分类任务深度解析

    一对其余其实更加好理解,每次将一个类别作为正类,其余类别作为负类。此时共有(N个分类器)。在测试的时候若仅有一个分类器预测为正类,则对应的类别标记为最终的分类结果。
    发表于 03-18 10:58 2050次阅读
    机器学习多<b class='flag-5'>分类</b>任务深度解析