数据中心/汽车/Chiplet新动能，芯片IP筑基石，加速产业协同

IP是芯片中具有独立功能的可复用模块也是芯片设计的灵魂，可帮助芯片设计减少设计工作量，提升设计效率。IP公司也是能够更早触及到行业变化和发展的产业链环节。在2022中国集成电路设计创新大会暨IC 应用博览会期间，电子发烧友采访了诸多IP厂商高管。时下，IP厂商如何帮助芯片设计进行创新，如何贴合应用趋势，他们分享了精彩的观点。

国内高速接口IP产业兴起

接口IP是芯片IP的一个重要门类，实现SoC中嵌入式CPU 访问外设或与外部设备进行通信、传输数据。接口IP产品主要包括 SerDes、USB、DDR、PCIe、MIPI、SATA 等。国内继EDA初创企业兴起之后，高速接口IP的国产化也成为很多新兴公司的研发方向。国内已经有不少厂商涉足高速接口IP，包括我们此次采访的芯动科技、奎芯科技、芯耀辉、芯启源等等。

今年消费电子市场的疲软让芯片厂商感受到阵阵寒意，不过新能源汽车、高性能计算等市场整体向好，为接口IP厂商的发展提供了较好的支撑。

芯动科技VP/技术总监高专认为，随着视频、数据处理、算力等领域的需求持续上涨，因此整个HPC高性能计算的应用方向也成大势所趋。台积电近期的财报也反应出这点，它的HPC业务已超过手机业务，增长强劲。在他看来，CPU/GPU/DPU/NPU等高性能计算芯片都离不开底层IP加持，其中尤以DDR系列技术、Chiplet、高速 SerDes为重中之重。

高专还表示，芯动在高性能IP和芯片定制上钻研了16年，深谙芯片IP发展规律，在各大代工厂和各级别工艺制程全面布局，其全系DDR技术、兼容UCIe的Chiplet、PCIe5.0/6.0高性能计算“三件套”更是处于国际领先水平。在突破内存墙技术上，芯动拥有全球顶尖的全系高端DDR存储接口解决方案，不仅率先开发量产了全球最快的LPDDR5/5X/DDR5 IP（10Gbps）解决方案，还首发了全球速度最高的GDDR6/6X COMBO IP（PAM4-21Gbps)，一站式覆盖DDR5/4、LPDDR5/4、HBM3.0/2E等PHY和控制器IP。针对时下热门的突破单芯片性能极限Chiplet技术，芯动首发国产自主研发物理层兼容UCIe国际标准的IP解决方案-Innolink™ Chiplet，跨工艺、跨封装，支持Interposer、Substrate和PCB等3种互联方式。此外，芯动32/56/64GSerDes全套解决方案包含了PCIe6/5/4、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0，最新112G SerDes也正在加紧开发中，为5G通信、自动驾驶、人工智能、大数据存储、云计算、高性能图像媒体处理、万物互联等应用，打通了信息化高速公路。

芯动科技VP/技术总监高专

奎芯科技市场及战略副总裁唐睿认为，高速互联IP是相对比较蓝海的市场，数据中心最需要的就是高速互联IP。车用市场方面，新能源汽车出货量对半导体器件的需求拉动明显。因此，整个芯片应用结构来看，消费电子在下降，而数据中心、车用芯片在上升，未来会是消费、车用、数据中心三分天下的格局。据介绍，目前奎芯科技发布了高端PCIe4.0 IP，今年底还有5款高速互联方面的自研IP面世。

奎芯科技市场及战略副总裁唐睿

奎芯科技产品副总裁王晓阳认为国内IP公司最紧要的任务是将半导体IP在种类和制程上进行全覆盖，只有这样才有机会未来在国产制程上为上下游客户提供更好的解决方案。

王晓阳表示，国内芯片设计的水平并不差，难的是怎么把芯片产品落地，落地就要建生态、建软件。那么IP公司如何为国内芯片公司赋能呢，就需要把分工细化。芯片公司设计SoC的核心护城河在于核、软件和生态，AI公司在于AI算法、软件。在一些芯片设计上具有重复性的工作，如果每家公司都做一遍，整个进程会比较缓慢。通过分工的细化，IP公司来解决这样的问题，提升专业度、提高配合效率。

奎芯科技产品副总裁王晓阳

接口IP的供应商主要还是国外厂商，要让国内客户接纳国内公司的IP并不那么容易。这一点，国内接口IP厂商都深有体会，但也不是没有突破口。

芯耀辉技术支持总监刘好朋提到国内客户采用国产IP存在顾虑，因为IP一旦接入到芯片出了问题，芯片要重新配套。那么国产高速接口IP厂商如何获得认可呢？刘好朋谈到三点。一是国产IP产品要向业界领导厂商靠齐，甚至在某个功能上超过他们。这样客户才有兴趣和意愿洽谈。二是和客户保持紧密的合作，在开发IP过程中同步给客户开发进展，以达到客户的期望值。三是定制化服务，针对国内客户的差异化需求，国外厂商不愿意承接的，作为本土IP供应商，更愿意贴近客户，满足定制化需求，比如做子系统、硬化、SIPI分析、后期的芯片调试等，为客户提供更好的体验。目前芯耀辉最新研发了基于12/14nm工艺的DDR5、LPDDR5的IP，其中DDR5性能在16/14/12nm工艺上超越了全行业最高速率，性能/功耗/面积指标突出，可以满足各类可定制化的客户需求。

芯耀辉技术支持总监刘好朋

对于定制化服务，芯启源EDA&IP 销售总经理裘烨敏也深表认同。芯启源提供通过USB-IF官方认证的USB 3.2 Gen 1和Gen 2以及USB 2.0控制器IP，用于PC主机、从设备、以及嵌入式应用。当前国内中大型的客户比较倾向于国外厂商。而成熟的国产IP厂商却能在定制化能力上打动客户。“我们提供7*24小时的服务，满足客户的定制化需求，突出的服务能力得到客户的认可。”

芯启源EDA&IP 销售总经理裘烨敏

处理器IP厂商肩担生态重任

上海芯联芯主要从事基于RISC架构的CPU IP的研发和销售业务，2019年取得RISC架构（MIPS）中国区（含香港、澳门）独家商业经营权，并获得RISC（MIPS） CPU底层架构、所有内核授权及转授权与衍生品二次开发权。2021年公司MIPS IP业务的出货量达到1.73亿颗，较刚接手时中国区6830万颗的销量来看，增长了近三倍。并且2022年上半年芯联芯RISC架构（MIPS） IP出货量已经超过2021年全年。增长势头可谓相当猛烈。

芯联芯高级销售总监王炳立表示，芯联芯基于RISC（MIPS）原始指令集进行新的开发，例如面向车规需求提供相关的安全IP等。在CPU性能提升方面，MIPS有单线程、多线程，或单发射、多发射，乱序再流水线加深等方式。高端CPU支持的乱序多发射等，芯联芯也在持续优化性能，希望针对特定市场提供更好的CPU IP。

芯联芯高级销售总监王炳立

在生态推动方面，芯联芯也十分重视MIPS的生态建设。在郑州成立研发中心，推进软件和供应链的支持，不断壮大MIPS生态向前发展。

安谋科技是ARM在中国的合资公司，主要的任务和使命是把ARM的先进技术带到中国，以及让中国产业继续和国际保持接轨，参与到全球生态建设和产品竞争中去。

安谋科技产品研发负责人刘澍认为，当前一个非常明显的现象是小公司办大事，中国数千家半导体公司，有的甚至是初创企业，都在在努力解决卡脖子的诸多问题。同样，中国的大型半导体公司也希望引领行业往前走。对于IP供应商，就要去满足这样的重要需求。一方面，我们积极在国内和很多大企业进行合作，让他们利用ARM的先进IP开发更优的解决方案，向国际一流公司发起挑战和竞争，也让产业发展得更快。

安谋科技产品研发负责人刘澍

另一方面，我们开发了一整套IP计算引擎包括CPU、GPU、NPU、ISP、VPU以及安全IP等，广泛服务于小公司。对这类公司而言，搭建上千人团队，耗费5-10年把底层技术全部累积起来的投入是非常大的。但在基于我们提供的处理器IP上，他们可以快速面向终端应用进行芯片设计和制造，令产品快速上市。

芯片的每一代工艺节点都离不开EDA、IP和晶圆代工的共同优化。工艺变化之下，芯片需要在设计和生产中进行反复的调试、优化，相互校准。EDA同样需要提供非常强的自动化验证和预测能力。对于IP供应商来说，要在这个场景里参与和发挥一部分的作用，因此我们还有物理IP研发团队，帮助生产制造商进行核心突破。

谈到定制化时，刘澍表示，安谋科技提供的IP定制化服务始终考虑的是赋能场景而定制，让客户能够针对家居类、视频监控类或者汽车类应用做芯片的优化和调整。以汽车应用为例，公司内部有一套非常完善的车规IP流程，对客户而言，我们提供IP，加上我们的for ready package，同时能够将流程知识传达给客户，帮助他们更好地设计芯片。头部客户则会结合新兴的应用，利用我们引擎类的IP做出更好的系统。

IP厂商如何看Chiplet

在摩尔定律开始放缓甚至停滞的情况下，Chiplet技术能够将不同工艺的模块化芯片，像拼接乐高积木一样用封装技术整合在一起，在提升性能的同时实现低成本和高良率。这一技术被业界所推崇，也是必然的发展趋势之一。不过，受访嘉宾们也有着非常明晰的观察，Chiplet的作用并不在于让我们弯道超车，而是要产业上下游合力，去打通Chiplet的实施瓶颈，赋能客户的最终应用。

在UCIe标准发布后几乎同一时间就宣布首发兼容UCIe国际标准的Chiplet解决方案，听起来芯动科技像是押中了高考大题。据高专透露，“芯动两年前就开始了InnolinkChiplet的研发工作，率先明确InnolinkB/C基于DDR的技术路线，并于2020年的Design Reuse全球会议上首次向业界公开Innolink A/B/C技术。得益于正确的技术方向和超前的布局规划，Innolink的物理层与UCIe的标准保持一致，成为国内首发、世界先进的自主UCIe Chiplet解决方案。”

高专认为，Chiplet此前都是大厂商自己芯片内部互联，没有公开的互联协议标准。现在UCIe标准出现，是比较好的契机，让大家在统一的标准基础上找到更好的方向去寻找适合Chiplet应用的场景。

当前国内也在做自己的标准，是否会和UCIe标准形成比较大的割裂呢？

王晓阳认为，标准在本质上底层不会有太大的区别，主要是上层协议的差别。UCIe由英特尔主导，也是出于商业模式考虑，希望将很多企业拉到这一生态中，它既可以授权X86 IP核，也可以为大家做Chiplet代工生产以及封装。那么中国自己的Chiplet标准并不是非此即彼，完全可以在底层进行兼容，又有自己的一致性协议，我们的上层协议可以针对不同场景做差异化。

刘澍表示，UCIe联盟在全球范围定义Chiplet标准，ARM参与其中，国内也在探索和 die-to-die（裸片到裸片）或chip-to-chip（芯片到芯片）之间的物理层协议层实现，我们同样也会加入其中。我们认为既需要与国际标准接轨，国内又能够在一些标准上自主可控，这并不矛盾。

就以推广服务器生态标准来说，ARM在全球推广 ServerReady计划，这是一个基于标准的合规计划，旨在帮助用户安全、合规地部署ARM服务器系统。。在国内我们有绿色软件联盟，来定义中国ARM服务器软件生态标准，我们希望在这样的架构和生态上，让大家健康发展，但是无论是在国内，还是国际，我们都要达到技术相通，但自主可控，同时又能在生态上共同繁荣的目的，所以这是两条腿共同往前迈进的策略。

那么IP厂商如何推动Chiplet的发展？

唐睿表示，Chiplet可能带来的是IP硬件化，那么IP厂商本身的商业模式会随之改变，未来就是销售硬件化IP来实现商业化。以计算芯片为例，Chiplet主要涉及计算、内存和IO接口，IO接口相对独立，计算最难和上层算法解耦，内存可以部分解耦，最终Chiplet会像搭乐高积木一样，通过取舍提高客户的迭代速度。

他进一步认为，当前，Chiplet生态的推动可能并不在于大公司，他们本身存在竞争，也不在于晶圆代工厂，他们看不到系统层面。这就需要第三方公司，比如IP公司，他们了解客户的需求，可以提供系统设计，包括设计到封装都可以帮客户定义。未来可能会是这种多方合作的局面。

王炳立也提到，由于设计复杂度的提高，Chiplet就需要跨领域的协同，这方面国内无论是EDA工具、封装还是设计等都应当更紧密地合作。

芯启源产品市场总监胡侃认为从业务层面看Chiplet的采用还是要结合客户的需求和商业化落地。以DPU未来的发展来看并不在于是否持续需要用先进工艺来降低功耗提高性能，而是DPU将融合人工智能、机器学习，融合更多的CPU+GPU+DPU的异构大芯片的能力，就会涉及到Chiplet，同时推动EDA工具等产业环节的进步。

芯启源产品市场总监胡侃

刘澍认为，Chiplet是能够让我们跨越摩尔定律、跨越算力极限的方式，这一点毫无疑问，但它并不是我们弯道超车的利器。从IP层面考虑，Chiplet会对整个芯片的拓扑结构带来很大的影响。“现在一个芯片上动不动就是几十个、上百个ARM内核，再加上几百T的NPU，再用网络进行数据传输，未来已经不大可能在一个SoC里面持续的发展下去，特别是工艺上受到瓶颈的时候，这就需要引入Chiplet。把很多不同的核，memory、不同类型的算力分割开来，这中间需要各种各样的互联，包括物理层和协议层，解决吞吐量的问题和数据交换的问题。”

ARM是片上互联的最大IP提供商，现在要把它变成片间的Die-to-Die协议，我们在协议层、传输层有非常多的工作需要适配IP做出新的创新，也需要跟Foundry、EDA工具进行配合，让他的生产和验证得到充分的保障。目前这些工作才刚刚开始，同时Chiplet的成熟度和成本降低也会经过相对比较长的时间。