0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Codasip Studio 9.2.0版本发布 支持宏处理器以简化CodAL开发

lhl545545 来源:Codasip 科达希普 作者:Codasip 科达希普 2022-09-14 17:21 次阅读

随着Codasip Studio 9.2.0版本的发布,Codasip Studio新版本通过扩展和优化等系列新功能赋能处理器设计自动化。

Codasip Studio 9.2.0支持的新功能包括:

处理器

CodAL数组(array)

uRISC-V 2.0

模块中的流水线定义

模拟器保存状态和恢复状态

支持RHEL8(红帽企业Linux

支持苹果MacOS

首先让我们来看一下CodAL功能中的宏处理器、uRISC-V 2.0和数组

支持宏处理器以简化CodAL开发

Codasip Studio 9.2.0版包括一个宏处理器,这是一个强大的文本处理器,通过使用一组结构体来生成代码,简化了CodAL模型的编写。与C/C++预处理器相比,它支持的主要功能包括带参数的可调用宏、loops和复杂表达式等。

宏处理器简化了开发人员的工作,因为它避免了重复的工作和调用可能产生不必要开销的函数。下面的例子显示了宏处理器的用法之一。

7186ab36-340d-11ed-ba43-dac502259ad0.jpg

宏处理器的使用实例

同时值得一提的是宏处理器也可以与其它语言和工具一起使用。

在CodAL中应对多线程应用程序的数组支持

Codasip Studio 9.2.0支持多线程内核寄存器和寄存器文件的数组。这些数组以每个线程为单位保存信息。数组大小与线程的数量相匹配,每个线程只包括其各自在数组中的索引,可供使用。

Codasip Studio 9.2.0版本同时也支持信号数组(多维数组除外)。只要数据类型一对一匹配,就可以支持数组到数组的赋值,即使资源类型不同。支持诸如将一个寄存器数组分配给相同数据类型的信号数组。

数组可以动态地进行索引。在loop中语义被扩展,所以它们可以与数组一起使用。

以下示例显示了架构资源的数组语法:

register bit[32] r_foo [32];

register_file bit[32] rf_foo [FOO_SIZE];

register bit[1] s_foo [ONE + TWO];

71b6bbaa-340d-11ed-ba43-dac502259ad0.jpg

CodAL中的数组示例

uRISC-V 2.0实验支持

众所周知Codasip Studio 9.0版本首次支持用于5级流水线应用的uRISC-V处理器。uRISC-V是一个教程,允许用户在一个实时RISC-V实现上进行检查和学习。在Codasip Studio 9.2.0中,这个教程变成了uRISC-V 2.0,现在也可用于3级流水线应用。

这个功能扩展了Codasip Studio中用于科研目的或熟悉RISC-V架构的可能性。它包括尝试修改处理器,添加自定义指令扩展,以及在一个模型中优化性能,该模型的设计方法与Codasip RISC-V商业IP核相同。而该实现是一个简单的32位或64位3级流水线处理器,支持RISC-V I(基本整数)、M(整数乘除的标准扩展)、Zicsr(控制和状态寄存器指令)和Zifencei(栅栏指令)扩展,以及基于RISC-V标准的片上调试器。

720b0aa2-340d-11ed-ba43-dac502259ad0.png

Codasip Studio 9.2.0中的uRISC-V 2.0(Linux操作系统

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19291

    浏览量

    229901
  • Studio
    +关注

    关注

    2

    文章

    190

    浏览量

    28700
  • 模拟器
    +关注

    关注

    2

    文章

    875

    浏览量

    43239
  • codasip
    +关注

    关注

    0

    文章

    37

    浏览量

    6233

原文标题:Codasip Studio 9.2.0版正式发布,增加扩展和优化等系列新功能赋能处理器设计自动化。

文章出处:【微信号:Codasip 科达希普,微信公众号:Codasip 科达希普】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    全新推出的Codasip Studio Mac版本为RISC-V处理器带来更多的差异化设计潜力

    macOS的主要版本)。Codasip Studio是一个处理器设计自动化平台,用于完成Codasip领先的RISC-V
    发表于 06-28 14:06 1174次阅读
    全新推出的<b class='flag-5'>Codasip</b> <b class='flag-5'>Studio</b> Mac<b class='flag-5'>版本</b>为RISC-V<b class='flag-5'>处理器</b>带来更多的差异化设计潜力

    Codasip发布适用于定制计算的新一代RISC-V处理器系列产品

    实现无限创新。该系列被命名为“700系列”,包括多款应用处理器和嵌入式处理器内核。700系列通过引入一个不同的、可满足更高性能需求的出发点,来进一步完善了Codasip已广受欢迎的
    发表于 10-24 17:25 598次阅读
    <b class='flag-5'>Codasip</b><b class='flag-5'>发布</b>适用于定制计算的新一代RISC-V<b class='flag-5'>处理器</b>系列产品

    HUAWEI DevEco Studio 3.1版本发布,配套ArkTS声明式开发全面升级

    今年开发者大会发布了HarmonyOS应用开发套件DevEco Studio 3.1版本,展示了DevEco
    发表于 11-17 11:52

    DevEco Studio 3.1 Beta1版本发布——新增六大关键特性,开发更高效

    开发、编译、调试等功能。2023年2月16日发布的DevEco Studio 3.1 Beta1版本,在Canary1版本基础上,新增以下
    发表于 02-24 11:22

    CPU-Z发布最新1.89版本 加入对中国兆芯处理器支持

    时隔四个多月之后,CPU处理器和相关硬件检测的第一权威工具CPU-Z发布了最新的1.89版本,首次加入了对中国兆芯处理器支持
    发表于 05-26 10:08 1322次阅读
    CPU-Z<b class='flag-5'>发布</b>最新1.89<b class='flag-5'>版本</b> 加入对中国兆芯<b class='flag-5'>处理器</b>的<b class='flag-5'>支持</b>

    Arm Development Studio 最新版本2020.0 发布

    质量的产品推向市场。 近日,Arm发布了Arm Development Studio最新版本2020.0,新增了最新的处理器支持,增加
    的头像 发表于 04-30 16:01 5417次阅读

    SiliconArts在其光线追踪GPU中使用Codasip 7系列内核IP和Codasip Studio工具

    SiliconArts光线追踪解决方案将采用Codasip的RISC-V处理器内核IP。Codasip Studio工具将支持客户为其图形应
    的头像 发表于 11-03 11:21 753次阅读

    基于Codasip的RISC-V处理器IP的光线追踪解决方案

    SiliconArts光线追踪解决方案将采用Codasip的RISC-V处理器IP。Codasip Studio工具将支持客户为其图形应用实
    发表于 11-04 12:06 576次阅读

    HUAWEI DevEco Studio 3.1版本发布,配套ArkTS声明式开发全面升级

    今年开发者大会发布了HarmonyOS应用开发套件DevEco Studio 3.1版本,展示了DevEco
    的头像 发表于 11-16 19:20 1225次阅读

    Codasip宣布成立Codasip 实验室,加速行业前沿技术开发和应用

    来源:Codasip 德国慕尼黑,2022年12月7日——处理器设计自动化和RISC-V处理器IP的领导者Codasip今日宣布成立Codasip
    的头像 发表于 12-09 15:55 624次阅读

    Codasip成立Codasip实验室加速行业前沿技术的开发和应用

    Codasip成立Codasip实验室加速行业前沿技术的开发和应用 日前处理器设计自动化和RISC-V
    的头像 发表于 12-09 18:23 3895次阅读

    RISC-V处理器优化,不可依赖于放之四海而皆准的方法

    这种灵活性对于处理器IP来说虽然不太常见,但是可以使用Codasip IP来实现。所有的Codasip RISC-V内核都是用一种叫做CodAL的高级语言设计的,并且可以用
    的头像 发表于 05-31 15:25 1073次阅读
    RISC-V<b class='flag-5'>处理器</b>优化,不可依赖于放之四海而皆准的方法

    Codasip的系列RISC-V处理器助力RISC-V生态建设

    的IP来加速和简化其设计项目。 Codasip的系列RISC-V处理器可以通过使用功能强大的Codasip Studio
    的头像 发表于 07-03 16:13 746次阅读

    Codasip推出全新高度可配置的RISC-V基准处理器系列

    设计简化。该系列的第一个产品是A730,作为一款64位RISC-V应用处理器,现已提供给Codasip的早期测试客户。
    的头像 发表于 10-18 10:03 687次阅读

    芯来集成开发环境Nuclei Studio 2024.06版本发布

    为了优化Nuclei Studio的在性能调优方面的体验,以及引入商业工具链的支持,以及丰富基于Nuclei CPU/SoC IP的软件生态,让客户和开发者能够围绕Nuclei IP做出更完善的RISC-V软硬件一体化解决方案,
    的头像 发表于 07-15 16:15 726次阅读