异步复位D触发器原理详解 Reset信号怎么产生的

复位的目的

复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说，复位的主要目的是使芯片电路进入一个已知的，确定的状态。主要是触发器进入确定的状态。在一般情况下，芯片中的每个触发器都应该是可复位的。

异步复位D触发器

如图1，将边沿触发的D触发器的结构稍作改变，可以得到异步复位和异步置位的D触发器；所谓置位就是不需要通过时钟电平变化直接将D触发器的锁存值改变；所谓复位就是不需要通过时钟电平变化，直接将触发器锁存值置0。为了实现异步复位和置位功能，需要引入SD和RD信号。因为SD和RD是以高电平作为置1和置0输入信号的，所以必须把D触发器的4个反相器变成或非门。其中，SD和RD端的内部连线以虚线示出。

图1异步复位的D触发器

对于该异步复位D触发器的功能探讨如下：在非置位或非复位时，SD=RD=0，此时该异步复位D触发器具有和普通的D触发器一样的功能，锁存状态只和输出信号D以及时钟电平相关。在SD或RD=1时，该异步复位D触发器可以迅速置位和复位，SD=1，RD=0时，可以迅速置位为1；SD=0，RD=1时，可以迅速复位为0。

recovery time和removal time

recovery time即恢复时间，撤销复位时，恢复到非复位状态的电平必须在时钟有效沿来临之前的一段时间到来，才能保证时钟能有效恢复到非复位状态，此段时间为recovery time。类似于同步时钟的setup time。这个针对是本周期的RD的“恢复到非复位状态的电平”。

removal time 即去除时间，撤销复位时，在时钟有效沿来临之后复位信号还需要保持的时间为去除时间removal time(去除时间)。类似同步时钟hold time。这个针对是下个周期的RD的“新的复位状态的电平”。

如上文所讨论，复位时SD=0，RD=1时，触发器输出态为0；那么撤销复位时SD=0保持不变，RD会经历一个从1变为0的下降沿，并保持为0。

图2恢复时间和去除时间示意图

图2中是RD=0时是复位状态，不过用来说明恢复时间和去除时间的含义，效果是一样的。

Reset信号怎么产生的

这个真没研究过。Reset不就是0和1吗？design中怎么可以提供的稳定的0和1？那就是TIE High cell （Tie 1）和TIE Low cell（Tie 0）。

图3某reset信号产生电路示意图

如图3所示，是我画的一个reset信号产生电路，没有官方来源，仅供参考。

为什么reset信号要通过reg接出去？因为reset信号和下一级的异步reset信号之间存在timing check，reg2reg就是同步电路的timing check。

为什么用两个reg打拍，一个不行吗？因为reg去采集TIE high或TIE low的信号时，是有一个时间将窗的（时钟上升沿附近的Tsetup+Thold区间），那么相对来说reg本身采集到的glitch态（亚稳态）几率很小；如果用两个reg去采，采集到glitch态的几率更小。

为什么TIE high和TIE low采集的信号会有glitch？影响因素太多了：环境温度的突变、附近pg网络的瞬时变化（例如附近的cell突然翻转，crosstalk的影响等）、供电电源的电压突变等等。

审核编辑：汤梓红