cut point可优化FEV的执行效率
cut point就是在模型中指定一个位置，将这个cutpoint的值设为随机值，去除这个点前后逻辑的关联性。 需要确认这个cut point的设定不会影响所需要证明的assert，如果影响了可以根据fail反例定位。 其实，这也类似于一个黑盒，只不过blackbox针对的是一个模块，将该模块所有的输出都设定为随机值，而cut point只是将特定的点（信号）设置为随机值。 一句话概括：
cutpoint就是更细粒度的黑盒化。
前面我们提到的FEV等价性验证中的每一个map点都是一个cut point。所以内部能够map上的点越多，FEV等价性证明的效率越高。 像黑盒化一样，cutpoint也是一个安全的复杂度优化手段，可能会导致假fail，但绝不会引入假pass。因为使用cut point后证明的空间比原来更大了，并且降低了被证明逻辑的复杂度。
在combinational FEV中，所有寄存器的状态都是一个cut point。在sequential FEV中，默认只会比较输出的一致性，如果添加内部某些寄存器状态作为map点，可以优化FEV的执行效率。
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
寄存器
+关注
关注
31文章
5308浏览量
119977 -
模型
+关注
关注
1文章
3158浏览量
48701
原文标题：FPV复杂度优化之cut point
文章出处：【微信号：芯片验证工程师，微信公众号：芯片验证工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
新一代CUT75系列PCB基板式开关电源问世
导读：日前，TDK公司宣布推出新一代PCB基板式开关电源--CUT75系列产品。CUT75系列新品是伴随着市场对更轻薄、更高效率，更高性价比的三路输出开关电源的需求而问世，为客户系统的小型化
发表于 09-27 15:24
常用优化编译选项对ARM平台的影响
buffer+10的数据被修改。而在point2.s中，貌似又针对流水线进行了优化，程序执行顺序会有所变化，在对buffer部分位置赋初值的顺序是在str r3, [sp, #7]之后，所以
发表于 06-16 14:38
SPC574K7x的CUT 2.3和CUT 2.4之间有什么区别？
CUT 是什么意思？我想是一个 CPU 识别标签，但我不确定。我使用 SPC5 studio V.6.0 开发一个项目，但我不明白我的项目中必须包含 spc574k_cut
发表于 01-13 07:44
东芝光耦:4pin MFSOP(cut)封装
东芝光耦:4pin MFSOP(cut)封装Specification of 4pin MFSOP(cut) package
发表于 03-16 15:32
•1932次阅读
Floating-Point设计编码风格与技巧
有限的数据动态范围，需要深入的分析来决定整个设计中间数据位宽变化的pattern，为了达到优化的QoR，并且要引入很多不同类型的Fixed-Point中间变量。
发表于 11-22 15:20
•1524次阅读
如何提高单片机程序执行效率
首先什么是执行效率。我们平常所说的执行效率就是使用相同的算法在相同输入条件下完成相同计算所产生的系统开销，目前来说一般会更多关注执行时间方面
发表于 02-11 15:42
•6次下载
可以通过降低约束的复杂度来优化Formal的执行效率吗？
我们可以通过降低约束的复杂度来优化Formal的执行效率，但是这个主要是通过减少Formal验证空间来实现的，很容易出现过约，导致bug遗漏。
英特尔推出Hala Point全球最大仿神经形态系统，解决AI效率问题
英特尔实验室神经形态运算总监Mike Davies指出，“当前AI模型训练及部署成本增长迅速，行业亟需创新方法。因此，英特尔实验室研发了Hala Point，融合深度学习效率、类人脑持续学习和优化功能。
工商网监
评论