0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ZL30265/7概要介绍、特性及配置方式

我快闭嘴 来源:Comtech FPGA 作者:Zhanling Shao 2022-09-20 11:03 次阅读

随着FPGA的功能越来越强大,并且有SOC等异构的架构不断演进,硬件设计也有更多的时钟要求,例如:

A. PCIe 系统要求HSTL 100Mhz的时钟;

B. DDR推荐时钟,7系列上常用200Mhz 差分时钟;UltraScale和UltraScale Plus上常用300Mhz时钟;

C. Zynq或者Zynq UltraScale,PS常用33.3333Mhz1.8V单端时钟;

D. UltraScale接USB的话,常用26Mhz LVDS时钟,SATA需要125Mhz或者150Mhz时钟;

E. 收发器的频率比较多,125Mhz、156.25Mhz、161.1328Mhz,148.5Mhz等等;

F. FPGA的PL有时候备一个SYSCLK,50Mhz,100Mhz或者200Mhz都比较常见,作为系统工作时钟,有单端的,也有用差分的;

一个板子下来,3-6种时钟需求常见,不同的频率,不同的电平标准。硬件工程师做设计,不同板卡,各种设计混合在一块,库房有10多种晶振,时钟驱动芯片,时钟PLL芯片,琳琅满目。针对FPGA的设计,Microchip有一块芯片,ZL30265/7,单芯片解决方案。

ZL30265/7概要介绍

ZL30265/7内部配置有任意倍数的乘法器以及两个同时具有分数和整数能力的模拟锁相环,可以生成4个独立的频率系列,进一步的可以输出多达6路或10路的任意频点任意输出类型的超低抖动的时钟信号。ZL30265/7在输入仅为一颗晶体的情况下,依靠其出色的性能,创建了完整的时钟树,替换了多个晶体晶振和外围时序简化了设计,降低了BOM成本,节省了PCB空间,并提高了设计的可靠性。

f50ef8cc-37fb-11ed-ba43-dac502259ad0.png

ZL30265/7的特性

A. 内置两个具有分数分频和整数分频功能的APLL,构成四个独立的频率族;

B. 四路输入时钟可以灵活配置,分别是:一个晶体/CMOS、两个差分/CMOS、一个单端/CMOS;

C. 输入频率可以是9.72MHz至1.25GHz中的任意值(CMOS最大300MHz);

D. 每个APLL的四个输入(IC1,IC2,IC3,XA)均有一个输入监视器,当检测到输入出现异常时,支持自动或手动切换至其他输入;切换方式包括GPIO Pin、寄存器、输入监视器;

E. 6路任意频率、任意格式的输出,输出频率为1Hz至1045MHz中的任意值;

F. 整数乘法器和除法器的输出抖动低至0.17ps RMS(12kHz-20MHz);

G. 分数分频器的输出抖动典型标称值<1ps RMS,实际应用中大多数情况<0.5ps RMS;

H. 每个输出都有一个独立的分频器,并且每个输出均可配置为LVDS、LVPECL、HCSL、2xCMOS或HSTL;

I. 在2xCMOS模式下,P和N可以输出不同的频率(例如125MHz和25MHz),CMOS输出电压可调,范围是 1.5V至3.3V;

J. 各路时钟输出可以进行精确校准,并且输出相位可调整;

K. 各路时钟输出可以独立的启用或者禁用,并且支持glitch-less启动和停止;

L. ZL30265/7内部集成有EEPROM,可以存储8组配置,上电时可以选择其中一组自动配置;

M. 数控振荡器模式;

N. 扩频调制模式;

O. 生成符合PCIe 1、2、3、4、5的时钟;

P. SPI或I2C处理器接口;

Q. 核心电源电压有多种选项:仅2.5V、仅3.3V、1.8V+2.5V或1.8V+3.3V;

R. 封装为8x8mm QFN56(0.5mm间距),节省PCB空间;

ZL30265/7的配置方式

ZL30265/7内部集成有EEPROM,可以存储8组不同的配置。EEPROM写入配置数据后,每次RST时将会根据GPIO自动加载一组配置数据;

写EEPROM时的硬件连接:TEST=1,AC[2:0]=000, IF[1:0]=11

通讯方式:SPI

烧写器:standard industry SPI EEPROMprogrammers,购买途径也很方便,在淘宝就能买到,不到百元;

烧写软件:Microchip提供免费的GUI,可以按需求进行配置,生成EEPROM IMAGE,然后用烧写器烧录;

案例集锦一:

某客户的产品最初用分立时钟方案(方案A),后来用Microchip的ZL30267(方案B)进行了优化,并进行了对比,得出两个结论:

A. 方案B的BOM成本比方案A低大约30%;并且物料种类减少,方便采购备货;

B. 方案B的PCB占用面积是方案A的一半;

f53351ae-37fb-11ed-ba43-dac502259ad0.png

f59172e8-37fb-11ed-ba43-dac502259ad0.png

时钟树框图如下:

f5c16a5c-37fb-11ed-ba43-dac502259ad0.png

f60c5fee-37fb-11ed-ba43-dac502259ad0.png

案例集锦二

f64a6618-37fb-11ed-ba43-dac502259ad0.png

结语:

ZL30265/7隶属于ZL3026x产品家族,其家族成员具有相同的封装、相同的Pin脚定义,在当前缺芯的大环境下,能带给您更多的选择空间。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1626

    文章

    21665

    浏览量

    601787
  • microchip
    +关注

    关注

    52

    文章

    1496

    浏览量

    117493
  • Xilinx
    +关注

    关注

    71

    文章

    2163

    浏览量

    120998
  • 时钟芯片
    +关注

    关注

    2

    文章

    243

    浏览量

    39846

原文标题:一种适配Xilinx FPGA的时钟芯片--Microchip ZL30265/7

文章出处:【微信号:Comtech FPGA,微信公众号:Comtech FPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    基于Intersil ZL2008的数字电源电路设计 —电路图天天读(52)

    介绍ZL2008主要特性,12V输入输出1.8V/16A应用电路图, 三相均流方框图以及ZL2008EVAL1Z评估板主要特性
    发表于 11-24 10:55 1712次阅读

    数字DC-DC转换器控制原理 ZL2008的主要特性 方框图

    数字DC-DC转换器控制原理本文介绍ZL2008的主要特性,方框图以及采用ZL2008的12V到1.8V/16A应用电路图.   &
    发表于 10-23 10:59

    Intersil全集成式6A数字同步步降DC/DC电源稳压器ZL2102

    ;  (7)自动补偿通过消除复杂的设计计算帮助加快设计速度,同时提供了能够适应外部元件老化的高可靠电源方案。  ZL2102电源稳压器Intersil公司的第三代数字电源平台的一部分,全集成带自动补偿的特性
    发表于 09-29 16:15

    嵌入式互联网概要介绍

    的下一波冲击,从PDA到水泵,从冰箱到电源控板,从汽车到自动售货机,从仪表到医疗器械,这所有的一切都需要某种形式的在线互联,否则将很快被淘汰。对此,您以前肯定已有所耳闻,本文将从嵌入式互联网的应用、安全、特性、协议和软件等几个方面给予概要性的
    发表于 07-16 06:13

    STM32时钟系统内容概要

    STM32-时钟系统内容概要:STM32时钟系统概述SysTick定时器讲解HAL_Delay()函数的实现STM32通用定时器介绍STM32通用定时器实例STM32时钟系统概述内容概要:时钟系统
    发表于 08-18 06:28

    如何配置基于Win 2003 的服务器

    如何配置基于Win 2003 的服务器 概要   本文介绍了如何配置基于 Windows Server 2003 的服务器,以便当计
    发表于 01-29 11:31 612次阅读

    CT107D_单片机综合训练平台概要介绍

    CT107D产品概要介绍CT107D产品概要介绍CT107D产品概要介绍
    发表于 11-11 17:00 16次下载

    MiniGUI 特性说明书 概要设计

    MiniGUI 特性说明书 概要设计
    发表于 10-27 15:06 9次下载
    MiniGUI <b class='flag-5'>特性</b>说明书 <b class='flag-5'>概要</b>设计

    介绍ZL9101M数字电源模块的特点及应用

    ZL9101M数字电源模块简介
    的头像 发表于 06-24 05:03 3604次阅读

    关于 ZL9101M 数字功率模块的介绍

    ZL9101M数字功率模块节省电路板空间、降低物料成本
    的头像 发表于 06-23 11:50 2609次阅读

    Intersil数字电源模块ZL9101介绍视频教程

    ZL9101数字电源模块介绍视频教程
    的头像 发表于 06-24 00:20 2856次阅读

    介绍讲解ZL9101M数字电源模块

    ZL9101M数字电源模块简介
    的头像 发表于 06-24 03:35 4588次阅读

    介绍ZL9101 数字电源模块的热设计

    Intersil ZL9101 数字电源模块 - 热设计
    的头像 发表于 06-24 01:35 5059次阅读

    AD级联的工作方式配置和AD双排序的工作方式配置详细说明

    本文档的主要内容详细介绍的是AD级联的工作方式配置和AD双排序的工作方式配置详细说明
    发表于 12-23 08:00 2次下载
    AD级联的工作<b class='flag-5'>方式</b><b class='flag-5'>配置</b>和AD双排序的工作<b class='flag-5'>方式</b><b class='flag-5'>配置</b>详细说明

    PhotoMOS输出光电耦合器的概要

    本文介绍了PhotoMOS输出光电耦合器的概要
    发表于 10-19 15:07 0次下载