数字IC与数字IC前端设计

数字IC是传递、加工、处理数字信号的集成电路（Integrated Circuit, IC), 一般将其分为通用数字IC和专用数字IC。

数字IC前端设计，以架构设计为起点，以生成可布局布线的网表级为终点。该过程主要包括：TRL编程、仿真验证、逻辑综合（Design Compiler）、静态时序分析（STA）、形式验证（Formality）。

1.RTL代码设计

使用硬件描述语言（HDL ）将功能以代码的形式描述实现，形成RTL代码。

2.功能仿真验证

检验RTL级的代码设计的正确性。

常用工具：Mentor公司的Modelsim、Synopsys的VCS、Cadence的NC-Verilog等。

3.STA（静态时序分析）

静态时序分析属于验证范畴，指的是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。

常用工具：Synopsys的Prime Time。

4.逻辑综合

将HDL代码翻译成门级网表Netlist。

常用工具：Synopsys的Design Compiler。

5.形式验证（Formality）

为保证在逻辑综合过程中不改变原先HDL描述的电路功能，在功能上对综合后的网表进行的验证，就是形式验证。

常用方法：等价性检查方法。即以功能验证后的HDL设计为参考，对比综合后的网表功能，验证它们是否在功能上存在等价性。

常用工具：Synopsys的Formality。

审核编辑：刘清