0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用于解码器IP设计和合规性验证的比特流和软件工具链DVK

哲想软件 来源:哲想软件 作者:哲想软件 2022-10-08 11:06 次阅读

DVK是用于解码器IP设计和合规性验证的比特流和软件工具链。它是芯片RTL设计、目标设备集成(如智能手机智能电视、机顶盒)、发货给客户前的软件堆栈验证的必备工具。它经过精心构造,尽可能紧凑,在设计过程中实现最大覆盖范围并最小化验证时间。

DVK 定义

VQ DVK 的意思是:

视频解码器认证

一套全面的测试比特流、可配置的编码器和分析工具,用于验证解码器是否符合标准以及图形报告

适用于VVC、AVS3、AV1、HEVC、VP9解码器开发人员的强大验证环境

允许将测试解码器的输出与“已知正确”结果进行比较的工具

一种旨在确定解码器设计异常以节省验证和支持成本的工具

我们为每个编解码器提供不同的工具- VVC、AV1、HEVC、VP9。它们中的每一个在一组流和它们的数量上都是不同的。例如,VQDVK VVC 由以下比特流组组成:

语法 -方便的小尺寸(小分辨率和仅1-2 帧)以最大限度地覆盖每个语法元素和基本对的交叉覆盖。一个测试流- 一个功能,独立进行单独的“编码块”设计。适用于初始RTL 设计。

压力 -包括语法流所涵盖的所有功能,分辨率更高,帧数更多。适合解码器设计的高级阶段。

性能 -测试硬件解码器速度的极限。有利于最终验证以证明符合级别要求。

错误恢复 -一组不完全兼容的比特流,用于测试解码器对错误的鲁棒性和恢复能力。有利于最终验证以提供可行的最终用户产品

主要特征

在本文中,我们将介绍VQDVK 的主要功能,即:

一体化

特殊流

交叉覆盖

分析工具

一体化

19619c66-45d5-11ed-96c9-dac502259ad0.png

立即“开箱即用”的好处。DVK合规流可以立即集成到任何CI或验证管道中,以证明客户的产品。

特殊流

1aa8e548-45d5-11ed-96c9-dac502259ad0.png

需要一些特别的东西吗?不是问题!DVK团队可以请求特殊流(应在合同中讨论),也可以使用非常灵活的编码器设计轻松生成:DVK的编码器基于参考并支持配置文件。在配置文件的帮助下,用户可以生成他们想要的任何流,因为任何语法元素都可以定义为开/关或特定值,例如“pps_init_qp_minus26”(VVC的语法元素示例之一)。作为一个附加示例,使用这种方法,如果启用“filmgrain”组(AV1示例)的所有元素以在验证期间测试此功能,则可以生成流。

交叉覆盖

1aba0544-45d5-11ed-96c9-dac502259ad0.png

有时简单的一维覆盖是不够的。这就是DVK 在 VVC报告中引入 CrossCoverage的原因。CrossCoverage是 2D报告:为了降低成本,它需要智能,因此在某些情况下需要使用一些背景知识(另一个元素)检查元素覆盖率

分析工具

1ae908f8-45d5-11ed-96c9-dac502259ad0.png

分析工具是生成代码、语法和交叉覆盖率报告(跨平台html格式)并分析流并检查流集是否可以降低的专用工具。

非常重要的是,分析工具可以用于任何一组流。因此,如果一个组织已经拥有他们的流视频库,则可以通过这些工具轻松地对其进行分析、缩减或比较。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 解码器
    +关注

    关注

    9

    文章

    1129

    浏览量

    40670
  • 编码器
    +关注

    关注

    45

    文章

    3584

    浏览量

    134105
  • RTL
    RTL
    +关注

    关注

    1

    文章

    385

    浏览量

    59692

原文标题:ViCueSoft:解码器验证套件(VQDVK) 的主要优点

文章出处:【微信号:哲想软件,微信公众号:哲想软件】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    了解FPGA比特流结构

    比特流是一个常用词汇,用于描述包含FPGA完整内部配置状态的文件,包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的,包括Xilinx Spartan 和Virtex 系列。在
    发表于 11-30 10:59 1075次阅读

    无法生成比特流

    你好,我使用Vivado 2017.4;当我运行Synthesis和Implementation时,一切似乎都可以。但是,当我想生成比特流文件时,没有任何错误消息发生。.runs / impl_l
    发表于 11-09 11:37

    无法生成比特流

    'hdcp@2015.09'未经许可.IPCP功能在IP GUI上也不可用(灰显)。忽略此严重警告后,我们能够生成,合成,放置和路由知识产权。但无法生成比特流。错误是:[Common 17-69]命令失败:此
    发表于 01-03 11:06

    无法使用硬件评估许可证生成比特流

    嗨,我想尝试色度重采样IP。所以我获得了硬件评估许可证,以便在我的主板上进行测试。但是,在比特流生成过程中,我得到了:[Common 17-69]命令失败:此设计包含一个或多个不允许生成比特
    发表于 01-08 10:07

    比特流是什么

    `请问比特流是什么?`
    发表于 08-23 16:24

    USRP解码比特流错误

    1.为什么用USRP发送数字调制信号后,如FSK和QPSK,接收端解码出来的比特流都是不对的?
    发表于 08-28 09:18

    如何使用Vivado生成特定的部分比特流

    Mul7.穆添加8. Mul Sub9. Mul Mul现在我希望为上述任何一种组合提供完整的比特流(比如Add Add)。并且我希望部分比特流用于所选择的组合,即添加用于部分区域1和1。 2,Sub
    发表于 05-05 09:42

    请问如何在没有静态路由的情况下生成部分比特流

    的模块。之后,我可以执行实现和位生成,该工具将创建完整和部分比特流。通过这种方式,我将得到4个比特流,两个部分(每个可重新配置模块一个比特流 - 让我们称之为BIT_A)和两个完整(一
    发表于 06-04 08:52

    是否需要在flash上​​切换黄金比特流和多重比特流的位置?

    嗨专家, 我正在使用spartan-6 FPGA进行多重启动实验。我发现位文件位于ug380上,如下图所示。黄金比特流位于闪存的下部块上,多重引导比特流位于闪存的较高块上。 因此,如果我想使用保护区
    发表于 06-09 17:43

    Xilinx是否有用于比特流加密的文档

    你好,我只是想知道Xilinx是否有用于比特流加密的文档(或教程)。 UG191的第33-35页有一些简短的说明,但我不知道Xilinx是否喜欢逐步实施。谢谢。强
    发表于 06-15 13:39

    匹配位置对比特流随机的影响研究

    本文阐述了IP 报文标识字段比特流随机的评价标准,通过对大量实测报文进行统计分析证明了比特流的匹配位置对随机测度值有一定影响。结果表明,标识字段
    发表于 08-04 08:20 19次下载

    英特尔压力比特流和编码提高质量并加速比特流分析

    通过分支和语法覆盖提高质量并加速比特流分析 - 英特尔压力比特流和编码(英特尔®SBE)
    的头像 发表于 11-01 06:30 3119次阅读
    英特尔压力<b class='flag-5'>比特流</b>和编码<b class='flag-5'>器</b>提高质量并加速<b class='flag-5'>比特流</b>分析

    英特尔应力比特流和编码的作用介绍

    用于加快测试的分析工具 - 英特尔®应力比特流和编码(英特尔®SBE)
    的头像 发表于 11-01 06:33 2884次阅读

    为什么编解码器需要解码器模型

    通常来说,视频解码器声明支持某个配置文件和级别。配置文件可以指定有关比特深度和色度二次采样的视频格式,以及解码器需要支持的以解码比特流的一组
    的头像 发表于 08-10 16:50 4038次阅读
    为什么编<b class='flag-5'>解码器</b>需要<b class='flag-5'>解码器</b>模型

    使用加密和身份验证来保护UltraScale/UltraScale+ FPGA比特流

    电子发烧友网站提供《使用加密和身份验证来保护UltraScale/UltraScale+ FPGA比特流.pdf》资料免费下载
    发表于 09-13 17:14 1次下载
    使用加密和身份<b class='flag-5'>验证</b>来保护UltraScale/UltraScale+ FPGA<b class='flag-5'>比特流</b>