0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

消除IoT上的缓冲区溢出漏洞

星星科技指导员 来源:嵌入式计算设计 作者:嵌入式计算设计 2022-10-12 15:25 次阅读

在过去 30 年中,缓冲区溢出一直是网络传播的攻击中最常被利用的漏洞。考虑到缓冲区的创建方式,这并不奇怪。

下面是 C 语言中的一个示例:

步骤 1.程序员使用 malloc 函数并定义缓冲区内存量(例如 32 字节)

步骤2.返回一个指针,指示内存中缓冲区的开始

第3步。程序员在需要读取或写入该缓冲区时使用指针(仅)作为引用

有了指针,程序员很容易忘记分配给给定缓冲区的实际内存量。编译器使用元数据在组装过程中分配适当的缓冲区大小,但此元数据通常在生成时被丢弃以减少占用空间。

如果程序内或程序之间传输的数据随后超出了最初定义的缓冲区大小,则该数据信息将覆盖相邻的内存。这可能导致内存访问错误或崩溃,以及安全漏洞。

缓冲区溢出和漏洞利用

黑客可以使用堆栈缓冲区溢出将可执行文件替换为恶意代码,从而允许他们利用堆内存或调用堆栈本身等系统资源。例如,控制流劫持利用堆栈缓冲区溢出将代码执行重定向到正常操作中使用的位置以外的位置。

一旦负责控制流, 控制流劫持者可以修改指针和重用现有代码, 同时也可能替换代码。控制流的命令还允许攻击者修改指针以用于间接调用、跳转和函数返回,从而留下有效的图形以向防御者隐藏其操作。

poYBAGNGa-OAIYw2AAEKYw0JLKw334.png

图 1.控制流劫持是一种常见的攻击,它利用缓冲区溢出来征用系统堆栈。

尽管动态地址空间布局随机化 (ASLR) 机制和堆栈 Canaries 用于在代码执行发生之前检测和防止缓冲区溢出,但此类威胁仍然是一个挑战。

安全性:软件还是芯片

ASLR 和堆栈 Canary 是基于软件的缓冲区溢出保护机制,它们确实使攻击者更难利用缓冲区溢出。例如,ASLR动态地重新定位内存区域,以便黑客必须有效地猜测目标组件(如基本可执行文件,库以及堆栈和堆内存)的地址空间。不幸的是,最近的漏洞,如幽灵和崩溃泄漏来自CPU分支预测器的信息,这限制了ASLR的有效性,原因显而易见。

另一方面,堆叠金丝雀在内存中返回指针之前插入小整数。检查这些整数以确保它们在例程可以使用相应的返回指针之前未发生更改。尽管如此,黑客仍有可能读取金丝雀,如果他们确定包含正确的金丝雀值,则可以简单地覆盖它和随后的缓冲区而不会发生事故。此外,虽然 Canary 保护控制数据不被更改,但它们不保护指针或任何其他数据。

当然,基于软件的安全解决方案的另一个挑战是它们非常容易受到错误的影响。据估计,每1000行代码存在15-50个错误,这意味着解决方案中存在的软件越多,漏洞的数量就越多。

当解决疾病而不是缓冲区溢出的症状时,一种更强大的方法是在硅中实现安全性 - 虽然堆栈缓冲区溢出利用旨在操纵软件程序,但解决此类攻击的根本原因始于意识到处理器无法确定给定程序是否正确执行。

除了减轻软件错误的影响之外,硅不能远程更改。但是,必须对处理器或芯片IP进行编程,以便在运行时识别尝试写入内存或外围设备的指令是否在执行合法或非法操作。

多佛微系统公司开发了这样一种名为CoreGuard的技术。

运行时的硅安全性

CoreGuard 是一块芯片 IP,可以与 RISC 处理器架构集成,以便在运行时识别无效指令。该解决方案以 RTL 形式提供,可针对各种功率和面积要求进行优化,或进行修改以支持自定义处理器扩展。

如图 2 所示,CoreGuard 体系结构包括一个硬件互锁,用于控制主机处理器与系统其余部分之间的所有通信。硬件互锁将这些通信汇集到策略实施器中。

poYBAGNGa-qAYbUIAAB4FBql4qM028.png

图 2.多佛微系统的CoreGuard安全IP使用微策略和硬件联锁来识别和阻止无效指令,然后再执行。

另外,CoreGuard 使用称为微策略的可更新安全规则,这些规则是用高级专有语言创建的简单管理策略。这些规则安装在与其他操作系统或应用程序代码隔离的安全、不可访问的内存区域中。CoreGuard 还在此处为通常被编译器丢弃的应用程序元数据保留了少量内存分配,用于为系统中的所有数据和指令生成唯一标识符。这些组件在系统引导时加载。

当指令尝试在运行时执行时,以特权模式运行的 CoreGuard 策略执行核心或主机处理器会根据定义的微策略交叉引用指令的元数据。硬件互锁确保处理器仅向存储器或外设输出有效指令,从而防止无效代码完全执行。应用程序会收到类似于被零除错误的策略违规通知,并通知用户。

与主机处理器集成所需的一切,以支持指令跟踪输出、失速输入、不可屏蔽中断 (NMI) 输入和中断输出。对于非芯片设计人员,多佛微系统公司最近宣布,其CoreGuard技术正在被设计到某些恩智浦处理器中。

消除攻击类别

在缓冲区溢出的情况下,像CoreGuard这样的技术的好处是显而易见的。可以合并作为经常丢弃的编译器元数据的一部分捕获的缓冲区大小,以限制攻击者从整个网络操作系统堆栈的能力。更进一步,相同的原则通常可以应用于控制流劫持,因为从内存中的各个点返回可以在发生之前受到限制。

在实践中,这种实时感知也为安全行业创造了一个新的竞争环境。通过在损坏发生之前识别错误或攻击,用户可以选择动态重新分配内存,切换到单独的,更安全的程序或记录事件,同时继续运行相同的程序。如何继续完全取决于应用程序或业务案例的需求。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10854

    浏览量

    211583
  • 编译器
    +关注

    关注

    1

    文章

    1623

    浏览量

    49108
  • IOT
    IOT
    +关注

    关注

    187

    文章

    4202

    浏览量

    196688
收藏 人收藏

    评论

    相关推荐

    AMD Zen 4处理器悄然禁用循环缓冲区

    近日,AMD在更新BIOS后,对Zen 4架构的处理器进行了一项未公开说明的更改:禁用了循环缓冲区(Loop Buffer)功能。这一变化引发了业界和用户的广泛关注。 循环缓冲区作为CPU前端的一个
    的头像 发表于 12-11 13:46 161次阅读

    分享一个嵌入式通用FIFO环形缓冲区实现库

    开源项目ringbuff ,是一款通用FIFO环形缓冲区实现的开源库,作者MaJerle,遵循 MIT 开源许可协议。
    的头像 发表于 10-23 16:20 375次阅读
    分享一个嵌入式通用FIFO环形<b class='flag-5'>缓冲区</b>实现库

    内存缓冲区和内存的关系

    内存缓冲区和内存之间的关系是计算机体系结构中一个至关重要的方面,它们共同协作以提高数据处理的效率和系统的整体性能。
    的头像 发表于 09-10 14:38 539次阅读

    单片机中的几种环形缓冲区的分析和实现

    单片机中的几种环形缓冲区的分析和实现一、简介环形缓冲区(RingBuffer)是一种高效的使用内存的方法,它将一段固定长度的内存看成一个环形结构,用于存储数据,能够避免使用动态申请内存导致的内存碎片
    的头像 发表于 08-14 08:39 816次阅读
    单片机中的几种环形<b class='flag-5'>缓冲区</b>的分析和实现

    esp32-s3 uvc摄像头缓冲区溢出是什么原因呢?

    板子是esp32-s3 n8r8 使用的是ESP IDF VSCode 扩展版本 v1.8.0 遇到的问题是,在改变分辨率时候(增大or减小)都会遇到提示缓冲区溢出的情况,我尝试过增大缓冲区的内存分配,然而问题还是没有得到解决。
    发表于 07-19 07:35

    ESP8266是否可以添加AT命令并使接收缓冲区大小可调?

    是否可以添加 AT 命令并使接收缓冲区大小可调? 在Arduino,我总是丢弃数据字节,而arduino硬件串行只有64字节的缓冲区,看起来ESP8266有256个字节。
    发表于 07-17 07:36

    ESP8266有双缓冲区吗?

    我想实时传输一些信号的测量数据。信号的采样周期为 1 ms。我想每 500 毫秒发送 2048 字节(一个数据包)。ESP8266有双缓冲区(2x 2048字节)吗?其想法是计数填充一个缓冲区(周期
    发表于 07-16 07:29

    创建DMA通道时,能否将DMA缓冲区的大小指定为8字节,并将DMA缓冲区的编号指定为1?

    创建 DMA 通道时,能否将 DMA 缓冲区的大小指定为 8 字节,并将 DMA 缓冲区的编号指定为 1?
    发表于 05-31 07:46

    stm32野火开发板做USB通信,PC端USB的缓冲区和串口缓冲区的大小是多少?

    stm32野火开发板做USB通信,用的CDC虚拟串口。 stm32端将ADC采集的数据通过USB传给电脑,传输速率理论是12Mbps,上位机是从PC端的串口缓冲区拿数据,用C#编写的上位机将
    发表于 05-17 14:02

    具有八进制反相缓冲区的扫描测试设备数据表

    电子发烧友网站提供《具有八进制反相缓冲区的扫描测试设备数据表.pdf》资料免费下载
    发表于 05-17 09:58 0次下载
    具有八进制反相<b class='flag-5'>缓冲区</b>的扫描测试设备数据表

    实现稳健的微控制器到FPGA SPI接口: 双缓冲区

    在介绍双缓冲器之前,我们将简要探讨Verilog 脉宽调制器 (PWM) 的工作原理。这一点很重要,因为双缓冲区最好被看作是硬件模块 (如 PWM) 的可寻址接口。
    的头像 发表于 05-16 09:36 690次阅读
    实现稳健的微控制器到FPGA SPI接口: 双<b class='flag-5'>缓冲区</b>!

    Stm32采用环形缓冲区接收rk3588的数据代码

    Stm32采用环形缓冲区接收rk3588的数据代码
    的头像 发表于 05-15 10:10 579次阅读

    交换机与路由器缓冲区:寻找完美大小

    *本文系SDNLAB编译自瞻博网络技术专家兼高级工程总监Sharada Yeluri领英 在路由器和交换机中,缓冲区至关重要,可以防止网络拥塞期间的数据丢失。缓冲区到底要多大?这个问题在
    的头像 发表于 04-11 16:56 1313次阅读
    交换机与路由器<b class='flag-5'>缓冲区</b>:寻找完美大小

    交换芯片缓冲区大小是什么

    交换芯片缓冲区大小并不一定是固定的。缓冲区的设计和实现会根据芯片的具体型号、规格以及应用场景的不同而有所差异。一些交换芯片可能具有固定大小的缓冲区,以满足特定的性能需求或成本限制。然而,随着技术
    的头像 发表于 03-18 14:42 619次阅读

    使用UART FIFO缓冲区时,缓冲区中的数据有时会损坏的原因?

    我在使用 UART FIFO 缓冲区时遇到了以下问题。 问题描述: 当通过两个 UART 通道使用完整的 UART FIFO 缓冲区并通过两个通道进行通信时,缓冲区中的数据有时会损坏,例如,UART
    发表于 03-06 06:59