0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

LUTRAM 读写使用不同时钟的CDC Path

FPGA开发之路 来源:FPGA开发之路 作者:FPGA开发之路 2022-10-21 10:25 次阅读

当 LUTRAM 读写使用不同的时钟,写时钟 wclk_a,读时钟 rclk_b。

总结

When the read and write addresses are different, there is no CDC path between the write and the read clocks.

However, when the write and read addresses are the same, then there is a CDC path between the write clock and the read clock.

原因

当读写地址不同时,读数据时数据不会发生写入,和写时钟无关,读出数据的delay是固定的,因此从 读地址寄存器到 输出寄存器 是一条同步路径。

当读写地址相同时,读数据时该地址同时正在被写入,读出数据的delay的是依赖于写时钟的,如果读写时钟靠的很近,输出寄存器就可能出现亚稳态。从 LUTRAM 到 输出寄存器 是一条异步路径。

2e699c44-5089-11ed-a3b6-dac502259ad0.png

Reference:

《Vivado Design Suite User Guide: Design Analysis and Closure Techniques》

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5328

    浏览量

    120116
  • 数据
    +关注

    关注

    8

    文章

    6926

    浏览量

    88867
  • 时钟
    +关注

    关注

    10

    文章

    1724

    浏览量

    131399

原文标题:LUTRAM 读写使用不同时钟的 CDC Path

文章出处:【微信号:FPGA开发之路,微信公众号:FPGA开发之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA User Guide之report_cdc

    report_cdc 可以报告设计中所有的 cdc 路径并将其分类(前提是时钟被约束好),我们可以基于该报告来检查设计中是否有不安全的 cdc 路径。
    发表于 11-28 10:53 1185次阅读

    USB两个COM的读写速率基本保持一样,如果同时测试读写速率会受影响吗?

    多功能USB设备,比如双重CDC设备,COM1和COM2,如果分开测试,两个COM的读写速率基本保持一样,那如果同时测试,读写速率会受影响吗?比单个COM的
    发表于 04-29 07:39

    请问当CLB配置为SRL或LUTRAM时,SRL或LUTRAM在Virtex-5中使用的帧号是多少?

    在UG191(Virtex-5配置用户指南,第135页)中,它显示“帧从左到右编号,从0开始。对于每个块,除时钟列外,编号为0到25的帧访问该列的互连这是否意味着编号为26到35的帧是SRL或
    发表于 06-16 16:36

    如果同时要开发esp32和esp8266该怎样设置PATH和IDF_PATH?

    ubuntu环境下,ESP32和ESP8266同时开发,设置环境变量PATH时遇到疑问,如下:export PATH="$HOME/esp/xtensa-esp32-elf/bin
    发表于 03-13 08:48

    cdc路径方案帮您解决跨时钟域难题

    这一章介绍一下CDC也就是跨时钟域可能存在的一些问题以及基本的跨时钟域处理方法。跨时钟域的问题主要存在于异步
    的头像 发表于 11-30 06:29 7161次阅读
    <b class='flag-5'>cdc</b>路径方案帮您解决跨<b class='flag-5'>时钟</b>域难题

    ic设计——CDC的基本概念

    一个系统中往往会存在多个时钟,这些时钟之间有可能是同步的,也有可能是异步的。如果一个系统中,异步时钟之间存在信号通道,则就会存在CDC(clock domain crossing)问题
    发表于 01-04 16:59 1.5w次阅读
    ic设计——<b class='flag-5'>CDC</b>的基本概念

    vivado多时钟周期约束set_multicycle_path使用

    Vivado下set_multicycle_path的使用说明 vivado下多周期路径约束(set_multicycle_path)的使用,set_multicycle_path一般...
    发表于 12-20 19:12 1次下载
    vivado多<b class='flag-5'>时钟</b>周期约束set_multicycle_<b class='flag-5'>path</b>使用

    ASIC/FPGA设计中的CDC问题分析

    CDC(不同时钟之间传数据)问题是ASIC/FPGA设计中最头疼的问题。CDC本身又分为同步时钟域和异步时钟域。这里要注意,同步
    的头像 发表于 05-12 15:29 1698次阅读

    XDC约束技巧之CDC

    上一篇《XDC 约束技巧之时钟篇》介绍了 XDC 的优势以及基本语法,详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道 XDC 与 UCF 的根本区别之一就是对跨时钟
    的头像 发表于 04-03 11:41 2014次阅读

    CDC时钟域处理及相应的时序约束

    CDC(Clock Domain Conversion)跨时钟域分单bit和多bit传输
    的头像 发表于 06-21 14:59 1784次阅读

    CDC328A1时钟驱动器数据表

    电子发烧友网站提供《CDC328A1时钟驱动器数据表.pdf》资料免费下载
    发表于 08-21 10:33 0次下载
    <b class='flag-5'>CDC</b>328A1<b class='flag-5'>时钟</b>驱动器数据表

    CDC341时钟驱动器数据表

    电子发烧友网站提供《CDC341时钟驱动器数据表.pdf》资料免费下载
    发表于 08-22 12:29 0次下载
    <b class='flag-5'>CDC</b>341<b class='flag-5'>时钟</b>驱动器数据表

    CDC2510C锁相环时钟驱动器数据表

    电子发烧友网站提供《CDC2510C锁相环时钟驱动器数据表.pdf》资料免费下载
    发表于 08-23 10:40 0次下载
    <b class='flag-5'>CDC</b>2510C锁相环<b class='flag-5'>时钟</b>驱动器数据表

    CDC2351高性能时钟驱动器电路数据表

    电子发烧友网站提供《CDC2351高性能时钟驱动器电路数据表.pdf》资料免费下载
    发表于 08-23 10:45 0次下载
    <b class='flag-5'>CDC</b>2351高性能<b class='flag-5'>时钟</b>驱动器电路数据表

    CDC318A高性能时钟缓冲器数据表

    电子发烧友网站提供《CDC318A高性能时钟缓冲器数据表.pdf》资料免费下载
    发表于 08-23 11:12 0次下载
    <b class='flag-5'>CDC</b>318A高性能<b class='flag-5'>时钟</b>缓冲器数据表