0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR3信号测试解决方案

wFVr_Hardware_1 来源:硬件十万个为什么 作者:硬件十万个为什么 2022-10-25 09:16 次阅读

注意示波器的探头和示波器本身的带宽能够满足测试要求。

测试点的选择要注意选到尽量靠近信号的接受端。由于 DDR 信令比较复杂,因此为了能快速测试、调试和解决信号上的问题,我们希望能简单地分离读/写比特。

此时,最常用的是通过眼图分析来帮助检查 DDR 信号是否满足电压、定时和抖动方面的要求。触发模式的设置有几种,首先可以利用前导宽度触发器分离读/写信号。

根据 JEDEC 规范,读前导的宽度为 0.9 到 1.1 个时钟周期,而写前导的宽度规定为大于 0.35 个时钟周期,没有上限。第二种触发方式是利用更大的信号幅度触发方法分离读/写信号。通常,读/写信号的信号幅度是不同的,因此我们可以通过在更大的信号幅度上触发示波器来实现两者的分离。测试中要注意信号的幅度,时钟的频率,差分时钟的交叉点,上升沿是否单调,过冲等。

43909ec4-53ae-11ed-a3b6-dac502259ad0.png

1、DDR3SDRAM信号按功能分类

43e65da0-53ae-11ed-a3b6-dac502259ad0.png

440f7af0-53ae-11ed-a3b6-dac502259ad0.png

44457f7e-53ae-11ed-a3b6-dac502259ad0.png

2、DDR3中的几种采样关系

地址控制信号ADDR/CMD与系统时钟CK的时序关系

44644a26-53ae-11ed-a3b6-dac502259ad0.png

数据信号DQ/DM与数据选通信号DQS的时序关系

写周期

44d1cb32-53ae-11ed-a3b6-dac502259ad0.png

读周期

451c308c-53ae-11ed-a3b6-dac502259ad0.png

几种时序关系,后续会做详解

3、DDR时钟信号(CK、DQS)测试:

45879cd2-53ae-11ed-a3b6-dac502259ad0.png

时钟信号过冲要求

45c690ea-53ae-11ed-a3b6-dac502259ad0.png

写方向

45de1a08-53ae-11ed-a3b6-dac502259ad0.png

CK

466e8d68-53ae-11ed-a3b6-dac502259ad0.png

46cef93c-53ae-11ed-a3b6-dac502259ad0.png

DQS

4768f79e-53ae-11ed-a3b6-dac502259ad0.png

47ab26fa-53ae-11ed-a3b6-dac502259ad0.png

读方向

480bda68-53ae-11ed-a3b6-dac502259ad0.png

485cbbd6-53ae-11ed-a3b6-dac502259ad0.png

48a227f2-53ae-11ed-a3b6-dac502259ad0.jpg

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 示波器
    +关注

    关注

    113

    文章

    6175

    浏览量

    184372
  • SDRAM
    +关注

    关注

    7

    文章

    422

    浏览量

    55134
  • DDR
    DDR
    +关注

    关注

    11

    文章

    706

    浏览量

    65183

原文标题:【硬件的单元测试_6】DDR3信号测试1

文章出处:【微信号:Hardware_10W,微信公众号:硬件十万个为什么】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    5V 输入、10A负载DDR3/DDR4通用电源解决方案

    0.675V 的第二个电压。主要特色 已构建完成并通过测试只需调节单个电阻器即可提供 DDR3DDR3L、DDR3U 和 DDR4 的
    发表于 12-24 15:08

    泰克公司推出市面上性能最高的DDR3协议测试解决方案

    泰克公司推出用于逻辑调试和协议验证的下一代DDR3探测解决方案,采用了泰克TLA7000系列逻辑分析仪支持DDR3-2133 MT/s和DDR3-2400 MT/s。这是目前市面上性能
    发表于 05-04 14:19 1318次阅读

    针对DDR2-800和DDR3的PCB信号完整性设计

    针对DDR2-800和DDR3的PCB信号完整性设计
    发表于 02-23 11:37 0次下载

    针对DDR2-800和DDR3的PCB信号完整性设计

    针对DDR2-800和DDR3的PCB信号完整性设计,要认证看
    发表于 12-16 21:23 0次下载

    ddr3的读写分离方法有哪些?

    DDR3是目前DDR的主流产品,DDR3的读写分离作为DDR最基本也是最常用的部分,本文主要阐述DDR3读写分离的方法。最开始的
    的头像 发表于 11-06 13:44 8808次阅读
    <b class='flag-5'>ddr3</b>的读写分离方法有哪些?

    ddr4和ddr3内存的区别,可以通用吗

    虽然新一代电脑/智能手机用上了DDR4内存,但以往的产品大多还是用的DDR3内存,因此DDR3依旧是主流,DDR4今后将逐渐取代DDR3,成
    发表于 11-08 15:42 3.2w次阅读

    模拟DDR3的地址信号与时钟信号资料下载

    电子发烧友网为你提供模拟DDR3的地址信号与时钟信号资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助
    发表于 04-12 08:45 23次下载
    模拟<b class='flag-5'>DDR3</b>的地址<b class='flag-5'>信号</b>与时钟<b class='flag-5'>信号</b>资料下载

    关于Virtex7上DDR3测试例程详解

    这篇文章我们讲一下Virtex7上DDR3测试例程,Vivado也提供了一个DDR的example,但却是纯Verilog代码,比较复杂,这里我们把DDR3的MIG的IP Core挂
    的头像 发表于 05-02 09:05 3400次阅读
    关于Virtex7上<b class='flag-5'>DDR3</b>的<b class='flag-5'>测试</b>例程详解

    Virtex7上DDR3测试例程

      这篇文章我们讲一下Virtex7上DDR3测试例程,Vivado也提供了一个DDR的example,但却是纯Verilog代码,比较复杂,这里我们把DDR3的MIG的IP Cor
    的头像 发表于 08-16 10:28 1824次阅读

    基于AXI总线的DDR3读写测试

    本文开源一个FPGA项目:基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式:《DDR3读写测试》,如果在某些项目中,我们需要把
    的头像 发表于 09-01 16:20 4259次阅读
    基于AXI总线的<b class='flag-5'>DDR3</b>读写<b class='flag-5'>测试</b>

    基于FPGA的DDR3读写测试

    本文介绍一个FPGA开源项目:DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。
    的头像 发表于 09-01 16:23 1539次阅读
    基于FPGA的<b class='flag-5'>DDR3</b>读写<b class='flag-5'>测试</b>

    完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 03-13 10:16 1次下载
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>内存电源<b class='flag-5'>解决方案</b>同步降压控制器数据表

    完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表

    电子发烧友网站提供《完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表.pdf》资料免费下载
    发表于 03-13 13:58 0次下载
    完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L内存电源<b class='flag-5'>解决方案</b>同步降压控制器TPS51216数据表

    全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源解决方案同步降压控制器数据表

    电子发烧友网站提供《全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源
    发表于 04-09 09:51 7次下载
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 电源<b class='flag-5'>解决方案</b>同步降压控制器数据表

    完整DDRDDR2,DDR3 和LPDDR3 存储器电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整DDRDDR2,DDR3 和LPDDR3 存储器电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 04-09 09:49 0次下载
    完整<b class='flag-5'>DDR</b>,<b class='flag-5'>DDR</b>2,<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> 存储器电源<b class='flag-5'>解决方案</b>同步降压控制器数据表