0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用模板创建输入输出接口时序约束的窍门

FPGA之家 来源:FPGA之家 作者:Vivian Yin 2022-10-26 09:53 次阅读

时序约束中的

set_input_delay/set_output_delay约束一直是一个难点,无论是概念、约束值的计算,还是最终的路径分析,每一次都要费一番脑子。Vivado为方便用户创建输入输出接口的约束,整理出了一套非常实用的InputDelay/Output Delay Constraints Language Templates。只需根据接口信号的特征匹配到对应的template分类,就可以轻松套用模板中的公式创建约束。

本文将通过3个例子来展示,如何精确找到匹配的template

01Input Delay/Output Delay Constraints Language Template

首先来介绍下Vivadolanguage Template。在Vivado GUI界面下,Tools菜单里即可打开Language Template。下图红框部分即InputDelay/Output Delay Constraints部分的模板

bc4e2b58-54ce-11ed-a3b6-dac502259ad0.png

02模板分类目录中的关键字

1. System Synchronous(系统同步)和Source Synchronous(源同步)

System Synchronous:两个 device 之间进行通信时,使用一个共用时钟,用于数据发送和接收。

bc5f3c54-54ce-11ed-a3b6-dac502259ad0.png

Source Synchronous:两个 device 间进行通信时,发送端生成一个伴随发送数据的时钟信号。接收端利用该随路时钟进行数据接收。

bc70cfc8-54ce-11ed-a3b6-dac502259ad0.png

2. SDR 和 DDR

SDR:singledata rate。一个时钟周期只传输一个 data。

bc87884e-54ce-11ed-a3b6-dac502259ad0.png

DDR:doubledata rate。一个时钟周期传输两个 data。

bc97d898-54ce-11ed-a3b6-dac502259ad0.png

3. Center-Aligned 和 Edge-Aligned

Center-Aligned 中心对齐,指时钟的采样沿 (capture edge) 处于对应数据有效窗口的中心位置附近

bcc14ebc-54ce-11ed-a3b6-dac502259ad0.png

Edge-Aligned 边沿对齐,指时钟的采样沿处于对应数据的起始或结束位置附近.

bccac44c-54ce-11ed-a3b6-dac502259ad0.png

03Template的内容

我们以"InputDelay Constraints -> Source Synchronous -> Center-Aligned -> SDR, Rising Edge"模板为例,看看模板的具体内容。

bcd2ae0a-54ce-11ed-a3b6-dac502259ad0.png

每个模板开头都有个波形图,描述这个模板对应的接口 data 与 clock 之间的时序关系。后面我们会讲,这个时序图将是精准匹配模板的关键。

波形图里标示的参数 dv_bre,dv_are,是用来代入约束模板里面的公式计算 -max 和 -min 的约束值。因此匹配了正确的模板,确定了波形图里的参数值,就可以套用公式完成约束的创建。

04匹配模板的法宝 - 波形图

那么问题来了,去哪里找接口信号的波形图?

模板里用来计算的参数如何确定呢?

答案: 对端器件的 Datasheet

Inputdelay 和 output delay 约束提供给 Vivado工具的信息,是 FPGA 外部电路上的时序数据。这部分数据跟 FPGA 内部电路上的时序信息(这部分工具已知)相结合才能完整地分析整条路径是否满足终点器件的建立时间和保持时间。

Inputdelay 约束的创建依赖 FPGA 上游器件的 Datasheet;Output delay 约束的创建依赖下游器件的 Datasheet。

我们以 LTC2000A-11 DAC 器件的 Datasheet 为例:https://www.analog.com/media/en/technical-documentation/data-sheets/2000afb.pdf

我们需要的波形图通常在 Datasheet 的 Timing Diagram 部分,而用来计算的参数通常在Timing Characteristics 部分。

bcfadd76-54ce-11ed-a3b6-dac502259ad0.png

对于前面讲解的模板的三种分类目录,SystemSynchronous/Source Synchronous 以及SDR/DDR 的区分相对容易,而 Center-Aligned 和 Edge-Aligned 如何得知呢?

这就依赖于对端器件的 Datasheet 中的 Timing 波形图。

我们来看几个例子:

例一:

这是一个 SourceSynchronous 的 DDR 接口,需要约束 Dx 数据的 inputdelay,时钟为DCO。下图为上游器件 Datasheet 中的TimingDiagram,其中tDATA的范围是1.3ns~1.9ns。

bd2f26d0-54ce-11ed-a3b6-dac502259ad0.png

从图中可以看出时钟采样沿大致在 Data 的中心,因此是 Center-Aligned。那么这个数据接口符合 SourceSynchronous --> Center-Aligned --> DDR 模板。

bd446a54-54ce-11ed-a3b6-dac502259ad0.png

这个模板需要 dv_bre 等4个参数,如何确定呢?我们只需将 Datasheet 里的原波形图做一点细化改动,就可以与模板里的波形图完美匹配了。

bd530bf4-54ce-11ed-a3b6-dac502259ad0.png

tDATA之所以是一个范围值,就是因为 data 是有“有效数据”(datavalid)和“无效数据”(阴影部分)窗口的。把原波形图画出阴影部分就一目了然了。

因此,

dv_bfe = dv_bre = tDATA_MIN = 1.3ns

dv_afe = dv_are = tDATA_MAX = (½ Period – 1.9)ns

例二、

从下面这个 Datasheet 里的波形图可以看出,这是一个 SourceSynchronous Edge-Aligned DDR 接口,需要创建 DQ 的 input delay 约束,时钟是 DQS

bd6532ac-54ce-11ed-a3b6-dac502259ad0.jpg

这个例子比较直观,直接匹配 SourceSynchronous ->Edge-Aligned -> DDR 模板

bd742708-54ce-11ed-a3b6-dac502259ad0.png

其中

skew_bre = skew_bfe = ½ Period - tQH

skew_are = skew_afe = tDQSQ

例三、

这个例子也是 SourceSynchronous,是从前面的 LTC2000A-11DAC 器件的 Datasheet 中提取出来的,需要创建 DAP/N的outputdelay 约束,随路时钟是DCKI。其中t11参数为0.057ns,t12参数为-0.017ns

bd83db26-54ce-11ed-a3b6-dac502259ad0.png

bda21d5c-54ce-11ed-a3b6-dac502259ad0.png

Output delay 模板的分类不同于 Inputdelay,分为 Skew Based 和 Setup/HoldBased。仔细分析模板内容不难看出,两者之间的差别是看对端器件 Datasheet 里提供的数据与时钟之间关系的参数值是 Skew 形式还是 Setup/Hold 形式

bdbd30e2-54ce-11ed-a3b6-dac502259ad0.png

本例中t11t12是Setup/Hold值,因此匹配 SourceSynchronous -> Setup/Hold Based -> DDR 模板。

bdc61c66-54ce-11ed-a3b6-dac502259ad0.png

其中

tsu_r = tsu_f = t11

thd_r = thd_f = t12

希望通过这三个例子,能够帮助大家找到使用模板创建输入输出接口时序约束的窍门。

审核编辑 :李倩


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    8442

    浏览量

    150704
  • 模板
    +关注

    关注

    0

    文章

    108

    浏览量

    20545
  • 时序
    +关注

    关注

    5

    文章

    384

    浏览量

    37246

原文标题:运用 Language Template 来创建set_input_delay/set_output_delay约束

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    gpio接口是干什么的 gpio四种输入输出模式怎么选择

    GPIO接口的作用 GPIO(General Purpose Input/Output)接口,即通用输入输出接口,是一种用于连接和控制各种外部设备的数字
    的头像 发表于 10-06 16:07 1382次阅读

    误差放大器的输入输出关系

    误差放大器(Error Amplifier)在电子测量和控制系统中扮演着至关重要的角色,其输入输出关系对于理解和设计这些系统至关重要。以下是对误差放大器输入输出关系的详细解析,包括其工作原理、输入输出特性、影响因素以及实际应用等
    的头像 发表于 09-11 15:32 778次阅读

    寄存器的输入输出方式

    寄存器的输入输出方式是数字电路设计中至关重要的部分,它决定了数据如何在寄存器中进出以及处理的效率。下面将详细探讨寄存器的几种主要输入输出方式,包括并行输入输出、串行输入输出以及双向
    的头像 发表于 09-05 14:09 586次阅读

    PLC运动控制中的输入输出设备

    在PLC(可编程逻辑控制器)运动控制系统中,输入输出设备扮演着至关重要的角色。这些设备不仅负责将外部信号传递给PLC,还负责将PLC的处理结果输出到外部执行机构,从而实现对机械设备运动的精确控制。以下是对PLC运动控制中输入输出
    的头像 发表于 09-03 10:52 437次阅读

    深度解析FPGA中的时序约束

    建立时间和保持时间是FPGA时序约束中两个最基本的概念,同样在芯片电路时序分析中也存在。
    的头像 发表于 08-06 11:40 516次阅读
    深度解析FPGA中的<b class='flag-5'>时序</b><b class='flag-5'>约束</b>

    Xilinx FPGA编程技巧之常用时序约束详解

    ;SysClk\"; 2. 源同步输入约束Source Synchronous Input   在源同步接口中,时钟是在源设备中和数据一起产生并传输。 上图的时序
    发表于 05-06 15:51

    自定义位宽输入输出截位模块的灵活配置方案

    可配置任意输入输出位宽截位模块
    的头像 发表于 04-25 11:36 357次阅读

    Xilinx FPGA编程技巧之常用时序约束详解

    ;; 2. 源同步输入约束Source Synchronous Input  在源同步接口中,时钟是在源设备中和数据一起产生并传输。 上图的时序
    发表于 04-12 17:39

    PLC的输入输出接口是否需要进行隔离保护?

    PLC(可编程逻辑控制器)的输入输出接口是否需要进行隔离保护,取决于具体的应用场景和需求。
    的头像 发表于 02-23 09:09 1781次阅读

    输入输出电压差与效率的关系

    在开关稳压电源中,输入电压的范围是预知的,输出电压也是知道的,但是输入输出的电压差和转换效率的关系很多人 不清楚,有经验的工程师就会根据公式去推导出来输入输出电压差越小,转换效率越高。
    发表于 01-05 15:12 793次阅读
    <b class='flag-5'>输入输出</b>电压差与效率的关系

    电源适配器 输入输出不一样能不能使用

    的转换。但有时候我们会遇到输入输出接口不同的情况,这就引发了一个问题:电源适配器输入输出不一样能否正常使用? 首先,我们需要了解电源适配器的输入
    的头像 发表于 12-28 15:31 2767次阅读

    PLC的输入输出接线及其日常维修方法

    PLC可编程控制器是现代工业自动化领域中的核心设备,具备逻辑控制、时序控制、模拟控制以及多机通讯等多重功能。对于维修工程师而言,掌握PLC的外部接线方式至关重要,甚至可以在不了解程序内容的情况下进行维修。本文将以FX3SA-20MT为例,探讨PLC的输入输出接线及其日常维
    的头像 发表于 12-27 09:31 1275次阅读
    PLC的<b class='flag-5'>输入输出</b>接线及其日常维修方法

    环形变压器的输入输出端接反了会怎么样?

    环形变压器的输入输出端接反了会怎么样? 环形变压器是一种特殊的变压器,其特点是具有环形磁芯。环形变压器的输入输出端的接反,也就是输入端连接到输出
    的头像 发表于 12-26 15:19 1204次阅读

    plc输入输出的运行原理

    plc输入端24v. 说明plc输入是PNP输入,要知道怎么接线必须知道plc输入输出的运行原理。
    发表于 12-17 09:27 1440次阅读
    plc<b class='flag-5'>输入输出</b>的运行原理

    FPGA时序约束--基础理论篇

    FPGA开发过程中,离不开时序约束,那么时序约束是什么?简单点说,FPGA芯片中的逻辑电路,从输入输出
    发表于 11-15 17:41