0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SystemVerilog中的队列

芯片验证工程师 来源:芯片验证工程师 作者:芯片验证工程师 2022-10-31 10:09 次阅读

队列是大小可变的有序集合,队列中元素必须是同一个类型的。队列支持对其所有元素的访问以及在队列的开始或结束处插入和删除。

第0个位置表示第一个元素,第$个位置表示队列的最后一个元素。

队列也是一个一维unpacked数组。队列可用于建模后进先出(LIFO)或先进先出(FIFO) buffer。

data_type queue_name [$ : ];

下面是队列的示例

module dq;
 // A queue of 8-bit bytes – unbounded queue
 bit[7:0] dq1[$];
 // A queue of strings – unbounded queue
 string mname[$] = { "Bob" };
 // An initialized queue – unbounded queue
 bit[15:0] dq2[$] = { 3, 2, 7, 1 };
 // A bounded queue – size = 256. Maximum index @255.
 bit q2[$:255];
 //bit q2[255:$]; // Compile ERROR – invalid syntax
 int dq2_size;
 initial
 begin
 dq1[0] = 'hff;
 dq1[1] = 'h00;
 dq1[$] = 'h01; //last entry - will override dq1[1]='h00
 $display($stime,,,"dq1=",dq1);
 dq1[1] = 'h02;
 $display($stime,,,"dq1=", dq1);
 mname[1] = "mike"; //push-in - grow the queue
 $display($stime,,, "mname=", mname);
 //displays initialized 4 entries
 $display($stime,,,"dq2=", dq2);
 dq2[4] = {16'h 1111};
 $display($stime,,,"dq2=", dq2);
 q2[0] = 1;
 q2[1] = 0;
 $display($stime,,, "q2=",q2);
 q2[3] = 1; //skipped entry '2' - so no 3rd entry
 $display($stime,,, "q2=",q2);
 dq2_size = dq2.size( );
 $display($stime,,,"dq2 size = %0d",dq2_size);
 for (int i = 0; i < dq2_size; i++) //read the 
entire queue
 $display($stime,,,"dq2[%0d] = %0h", i, dq2[i]);
 //insert a value at index 256 which is out of bound
 //dq2.insert(256,1); //You get a run-time Error
 end
 endmodule

上面的例子中声明了两种类型的队列:有界队列和
无界队列。

有界队列:
“q2[$:255];”有界的意思是最大下标
队列是有界的。在本例中,最大索引是255,这意味着它可以存储的元素是256(0到255)。如果你想在index 256插入元素,就会出现溢出,数据就会丢失。

无界队列为:

bit[7:0] dq1[$]; // A queue of 8-bit bytes – unbounded queue
string mname[$] = { "Bob" }; // A queue of strings – unbounded queue
bit[15:0] dq2[$] = { 3, 2, 7, 1 }; // An initialized queue –  unbounded queue

无界队列的大小没有上限。

仿真log:

 0 dq1='{'hff, 'h1}
 0 dq1='{'hff, 'h2}
 0 mname='{"Bob", "mike"}
 0 dq2='{'h3, 'h2, 'h7, 'h1}
 0 dq2='{'h3, 'h2, 'h7, 'h1, 'h1111}
 0 q2='{'h1, 'h0}
 0 q2='{'h1, 'h0}
 0 dq2 size = 5
 0 dq2[0] = 3
 0 dq2[1] = 2
 0 dq2[2] = 7
 0 dq2[3] = 1
 0 dq2[4] = 1111
 V C S S i m u l a t i o n R e p o r t

将值'ff'和'00" 赋给dq1的前两个元素(dq1[0]和dq1[1])。之后,赋值最后一个条目(dq1[$])为'h01。此时dq1[1]就是'h01。最后在赋值dq1[1]为'h02,实际打印:

0 dq1='{'hff, 'h1}
0 dq1='{'hff, 'h2}

push一个新值“mike”到队列“mname”

0 mname='{"Bob", "mike"}

打印初始化的队列dq2,然后push一个值16'h1111

0 dq2='{'h3, 'h2, 'h7, 'h1}
0 dq2='{'h3, 'h2, 'h7, 'h1, 'h1111}

然后,赋值q2[0] = 1, q2[1] = 0。

0 q2='{'h1, 'h0}

赋值q2[3] = 1。但请注意,由于这个时候q2[2]还不存在,所以会忽略或者报错。

0 q2='{'h1, 'h0}

然后,读取整个队列dq2。首先得到队列的大小并将其存储在dq2_size中,遍历整个队列并显示每个元素。

 0 dq2 size = 5
 0 dq2[0] = 3
 0 dq2[1] = 2
 0 dq2[2] = 7
 0 dq2[3] = 1
 0 dq2[4] = 1111

最后,在索引256处插入一个值

dq2.insert(256);

由于" dq2 "是一个最大下标为255的有界数组,试图插入索引为256的值会报错:

Error-[DT-MCWII] Method called with invalid index
testbench.sv, 45
"insert" method called with invalid index (index:256)
Please make sure that the index is positive and less than size.

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1351

    浏览量

    110074
  • System
    +关注

    关注

    0

    文章

    165

    浏览量

    36928
  • 队列
    +关注

    关注

    1

    文章

    46

    浏览量

    10893

原文标题:SystemVerilog中的队列

文章出处:【微信号:芯片验证工程师,微信公众号:芯片验证工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SystemVerilog的Virtual Methods

    SystemVerilog多态能够工作的前提是父类的方法被声明为virtual的。
    发表于 11-28 11:12 698次阅读

    SystemVerilog的“const”类属性

    SystemVerilog可以将类属性声明为常量,即“只读”。目的就是希望,别人可以读但是不能修改它的值。
    发表于 11-29 10:25 2135次阅读

    SystemVerilog的联合(union)介绍

    SystemVerilog ,联合只是信号,可通过不同名称和纵横比来加以引用。
    的头像 发表于 10-08 15:45 1386次阅读
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的联合(union)介绍

    SystemVerilog的断言手册

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    发表于 07-22 14:12 20次下载

    SystemVerilog$cast的应用

    SystemVerilog casting意味着将一种数据类型转换为另一种数据类型。在将一个变量赋值给另一个变量时,SystemVerilog要求这两个变量具有相同的数据类型。
    的头像 发表于 10-17 14:35 2847次阅读

    SystemVerilog的Queue Methods

    上面我们通过队列dq1展示了push和pop的行为。然后我们声明了有界队列q3,最大的index限制是5,所以这个队列最大的size是6.
    的头像 发表于 10-31 09:20 1036次阅读

    SystemVerilog的操作方法

    SystemVerilog提供了几个内置方法来支持数组搜索、排序等功能。
    的头像 发表于 10-31 10:10 2805次阅读

    SystemVerilog可以嵌套的数据结构

    SystemVerilog除了数组、队列和关联数组等数据结构,这些数据结构还可以嵌套。
    的头像 发表于 11-03 09:59 1593次阅读

    SystemVerilog的package

    SystemVerilog packages提供了对于许多不同数据类型的封装,包括变量、task、function、assertion等等,以至于可以在多个module中共享。
    的头像 发表于 11-07 09:44 1247次阅读

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同数据类型的集合。
    的头像 发表于 11-07 10:18 2448次阅读

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄赋值和对象复制的概念是有区别的。
    的头像 发表于 11-21 10:32 902次阅读

    SystemVerilog的Semaphores

    SystemVerilogSemaphore(旗语)是一个多个进程之间同步的机制之一,这里需要同步的原因是这多个进程共享某些资源。
    的头像 发表于 12-12 09:50 3362次阅读

    ZWave的消息队列机制是什么

    这篇文章就来看看 ZWave 是通过什么机制为我们提供了一个便捷的消息队列处理机制。
    的头像 发表于 02-14 13:41 785次阅读
    ZWave<b class='flag-5'>中</b>的消息<b class='flag-5'>队列</b>机制是什么

    带你了解SystemVerilog的关联数组

    SystemVerilog,我们知道可以使用动态数组实现数组元素个数的动态分配,即随用随分
    的头像 发表于 06-09 09:46 7447次阅读
    带你了解<b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的关联数组

    Systemverilog的Driving Strength讲解

    systemverilog,net用于对电路连线进行建模,driving strength(驱动强度)可以让net变量值的建模更加精确。
    的头像 发表于 06-14 15:50 1561次阅读
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength讲解