0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

systemverilog和verilog的区别

芯片验证工程师 来源:芯片验证工程师 作者:芯片验证工程师 2022-11-01 09:50 次阅读

队列同样可以保存类对象,这在验证环境中是非常有用的,下面是一个例子:

 class animals;
    string sname;
    int i1;
    function new (string name="UN");
        sname = name;
        i1++;
    endfunction
 endclass
 
 module tb;
 // queue of class type 'animals'
 animals alist [$];
 initial begin
    animals f, f2; //declare two variables of type animals
    // Create a new class object 'f' and push into the queue
    f = new ("lion");
    alist.push_front (f);
    // Create another class object 'f2'and push into the queue
    f2 = new ("tiger");
    alist.push_back (f2);
    // Iterate through queue and access each class object
    foreach (alist[i]) begin
        $display ("alist[%0d] = %s", i, alist[i].sname);
        $display ("alist[%0d] = %p", i, alist[i]);
    end
    // Simply display the whole queue
    $display ("alist = %p", alist);
 end
 endmodule

仿真log:

# KERNEL: alist[0] = lion
# KERNEL: alist[0] = '{sname:"lion", i1:1}
# KERNEL: alist[1] = tiger
# KERNEL: alist[1] = '{sname:"tiger", i1:1}
# KERNEL: alist = '{'{sname:"lion", i1:1}, '{sname:"tiger", i1:1}}

该示例声明了一个名为“animals”的类,字符串“name”初始化为“UN”。

声明了两个“animals”类型的对象" f "和“f2”。

创建“animals”类型的对象队列“alist”。

分别实例化两个对象“f”和“f2”,然后push到队列中。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1351

    浏览量

    110100
  • System
    +关注

    关注

    0

    文章

    165

    浏览量

    36944
  • 队列
    +关注

    关注

    1

    文章

    46

    浏览量

    10893

原文标题:SystemVerilog中的类队列

文章出处:【微信号:芯片验证工程师,微信公众号:芯片验证工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    例说Verilog HDL和VHDL区别

    Verilog和VHDL之间的区别将在本文中通过示例进行详细说明。对优点和缺点的Verilog和VHDL进行了讨论。
    的头像 发表于 12-20 09:03 3760次阅读
    例说<b class='flag-5'>Verilog</b> HDL和VHDL<b class='flag-5'>区别</b>

    systemverilog学习教程

    systemverilog的一些基本语法以及和verilog语言之间的区别
    发表于 04-01 14:24

    SystemVerilog 3.1a语言参考手册

    本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog
    发表于 07-22 12:14 188次下载

    SystemC 和SystemVerilog的比较

    就 SystemC 和 SystemVerilog 这两种语言而言, SystemC 是C++在硬件支持方面的扩展,而 SystemVerilog 则继承了 Verilog,并对 Verilo
    发表于 08-16 10:52 5373次阅读

    System Verilogverilog的对比

    SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充
    的头像 发表于 09-28 17:12 3529次阅读

    使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计

    HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
    的头像 发表于 08-31 09:06 1701次阅读

    SystemVerilog中的Shallow Copy

    SystemVerilog中的句柄赋值和对象复制的概念是有区别的。
    的头像 发表于 11-21 10:32 920次阅读

    FPGA学习-SystemVerilog语言简介

    SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了 C语言 数据类型、结构、压缩和非
    的头像 发表于 12-08 10:35 2161次阅读

    学会这些System Verilog方法,芯片验证入门没问题

    一个掌握Verilog语言的工程师初次看SystemVerilog都会有这样的感受,这就是Verilog啊,很容易啊,So easy啊。没错,确实是这样,System Verilog
    的头像 发表于 12-09 15:08 3785次阅读

    Verilog PLI到SystemVerilog DPI的演变过程

    写过Verilogsystemverilog的人肯定都用过系统自定义的函数$display,这是预定好的,可以直接调用的功能。
    的头像 发表于 05-16 09:27 968次阅读
    从<b class='flag-5'>Verilog</b> PLI到<b class='flag-5'>SystemVerilog</b> DPI的演变过程

    verilog/systemverilog中隐藏的初始化说明

    VerilogSystemVerilog中经常需要在使用变量或者线网之前,期望变量和线网有对应的初始值
    的头像 发表于 08-25 09:47 1103次阅读
    <b class='flag-5'>verilog</b>/<b class='flag-5'>systemverilog</b>中隐藏的初始化说明

    verilog-2005和systemverilog-2017标准规范

    作为逻辑工程师,在FPGA和数字IC开发和设计中,一般采用verilog,VHDL或SystemVerilog等作为硬件描述语言进行工程设计,将一张白板描绘出万里江山图景。
    的头像 发表于 09-04 10:10 2759次阅读
    <b class='flag-5'>verilog</b>-2005和<b class='flag-5'>systemverilog</b>-2017标准规范

    SystemVerilog在硬件设计部分有哪些优势

    谈到SystemVerilog,很多工程师都认为SystemVerilog仅仅是一门验证语言,事实上不只如此。传统的Verilog和VHDL被称为HDL(Hardware Description
    的头像 发表于 10-19 11:19 1247次阅读
    <b class='flag-5'>SystemVerilog</b>在硬件设计部分有哪些优势

    SystemVerilog相比于Verilog的优势

    我们再从对可综合代码的支持角度看看SystemVerilog相比于Verilog的优势。针对硬件设计,SystemVerilog引入了三种进程always_ff,always_comb
    的头像 发表于 10-26 10:05 961次阅读
    <b class='flag-5'>SystemVerilog</b>相比于<b class='flag-5'>Verilog</b>的优势

    verilog同步和异步的区别 verilog阻塞赋值和非阻塞赋值的区别

    Verilog中同步和异步的区别,以及阻塞赋值和非阻塞赋值的区别。 一、Verilog中同步和异步的区别 同步传输和异步传输是指数据在电路中
    的头像 发表于 02-22 15:33 1736次阅读