0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为处理器验证创建一个“瑞士奶酪模型”,以保证高效的验证品质!

Codasip 科达希普 来源:Codasip 科达希普 作者:Codasip 科达希普 2022-11-01 15:57 次阅读

处理器验证创建一个“瑞士奶酪模型”,以保证高效的验证品质!

所有的处理器都有着很高的品质要求,其可靠性是处理器验证团队的主要关切。提供一流质量的产品需要一个战略性的、勤勉的和彻底的方法去实现。因此,处理器验证发挥着重要作用,它需要结合所有行业标准技术--而这就有点像心理学上的的瑞士奶酪模型(又称Reason模型)原则。

我们强烈需要一个强大的、分层的处理器验证策略!

我在之前曾经说过:处理器验证是一门微妙的艺术。我们需要考虑到所有的不确定性,这意味着在优化资源的同时开放验证范围。一方面,我们要在最终交付前找到所有的关键漏洞。另一方面,我们必须有一个高效的验证策略来满足上市时间的硬性要求。交付智能处理器验证意味着在产品开发过程中尽可能有效地、尽早地找到有意义的bug。实现这一目标的方法之一是结合所有行业标准的验证技术。而正是通过创建冗余,最终找到并击败所有关键bug。

不同类型的bug都有一个复杂性--或bug评分--这取决于触发bug所需的事件数量和类型。有些可能是用覆盖率发现的,而有些是用形式证明发现的。想象一下,如果将”瑞士奶酪模型”应用于处理器验证。每一片奶酪都象征着一种验证技术,它有一些特定的优势来捕捉特定类型的bug。漏洞逃脱并进入最终交付物的风险通过不同层次和类型的验证来减轻,而这些验证是相互分层的。

在应用于处理器验证的瑞士奶酪模型中,其原理类似于航空业:如果有一条直接穿过所有切片的路径,那么飞机就有坠毁的风险。这就是为什么航空业对程序、飞行检查单和冗余系统要求严格?我们的目标是增加更多的切片,减少每一个切片上的孔的大小,直至最后没有任何缝隙可以穿过,此时一个高质量的处理器正式完成。

8ed0c172-5942-11ed-a3b6-dac502259ad0.jpg

应用于处理器验证的瑞士奶酪模型原则

通过验证方法(以瑞士奶酪模型为例):

首先需要创建冗余,以确保在其中一个layer上失败时的连续性。

当在开发过程中发现bug时,表明漏洞出现在了其中的几片奶酪上。因此,我们可以改进几种验证方法,以减少每片奶酪上的漏洞大小。利用这种方法,无论是简易简单的漏洞还是复杂的终极漏洞,都可以增加击中bug的几率。

最大限度地发挥每种验证技术的潜力。

每个分片上的孔就是验证方法中的一个洞。孔越多越大,意味着越多的bug可以逃脱。如果设计的同一区域(奶酪片之间的重叠孔)中没有被任何一种验证技术所覆盖和测试,那么这个漏洞就会通过验证,并最终出现在交付产品中。

一种好的验证方法必须在每个切片上呈现尽可能少和小的孔。而这就要求验证团队有着扎实的策略、经验和高效的沟通,这些品质也是交付高质量产品的重要因素。

在验证过程中,当我们发现一个bug,或者一个切片上的孔时,及时修复并检查其他切片是否有类似的漏洞。每一个切片都应该找到前一个切片中的漏洞,并在继续运行之前解决掉它们。而实现这一目标的有效方式是全面健全性检查!

8eeb51f4-5942-11ed-a3b6-dac502259ad0.jpg

在应用于处理器验证的瑞士奶酪模型原则中,如果一种技术有改进的测试平台、新的断言等功能加持,那么在产品交付之前,该漏洞就会被及时发现和修复。所有的处理器验证技术都很重要,正是所有技术的结合才能使每种技术更有效率。

同时我们需要意识到一个单一的验证技术不可能完成所有的事情,是所有技术的综合提高了验证和处理器设计的整体质量。在产品的开发过程中,可能会有意想不到的变化或因素,这些外部行为会影响某种技术的效率。例如,设计中的变化没有很好的传达给验证团队,或者出小差的周五下午的工作效率导致了人为错误。这些因素都会增加切片上孔的大小,因此保持项目规范的及时更新以及设计者和验证工程师之间有效的定期沟通极其重要。此外在Codasip,实现这一目标的另一个有效解决方案是执行由其他团队成员进行的代码审查。

Codasip使用的验证技术和技巧,使我们能够创建冗余,及时发现和修复漏洞并最终提供一流品质的RISC-V处理器!

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18612

    浏览量

    224579
  • 验证技术
    +关注

    关注

    0

    文章

    5

    浏览量

    6216

原文标题:处理器验证系列之五:为处理器验证创建一个“瑞士奶酪模型”,以保证高效的验证品质!

文章出处:【微信号:Codasip 科达希普,微信公众号:Codasip 科达希普】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    谈谈 十折交叉验证训练模型

    谈谈 十折交叉验证训练模型
    的头像 发表于 05-15 09:30 339次阅读

    华为云盘古大模型通过金融大模型标准符合性验证

    近日,在中国信通院组织的可信AI大模型标准符合性验证中,华为云的盘古大模型表现出色,成功通过了金融大模型标准的符合性验证,并荣获优秀级(4+
    的头像 发表于 03-05 10:12 313次阅读

    UVVM(通用 VHDL 验证方法)

    。 我需要这个 VVC 框架有什么用? UVVM 是验证组件系统,允许实现非常结构化的测试平台架构,处理任何
    发表于 01-02 12:59

    思尔芯原型验证助力香山RISC-V处理器迭代加速

    2023年10月19日, 思尔芯(S2C) 宣布 北京开源芯片研究院(简称“开芯院”) 在其历代“香山” RISC-V 处理器开发中采用了思尔芯的 芯神瞳 VU19P 原型验证系统
    的头像 发表于 10-24 16:28 433次阅读

    TPU-Mlier在模型转换过程中使用的模型验证方法是什么?

    您好,请教模型转换中的验证方法用到的是什么,是否是通过比较模型输出并使用数学函数来检测差异?使用了什么数学函数,是否公差进行对比判断呢
    发表于 09-15 07:40

    芯片验证板卡设计原理图:基于XCVU440的多核处理器多输入芯片验证板卡

    基于XCVU440T的多核处理器多输入芯片验证板卡基于6U CPCI架构,是单机中的一个计算控制板卡,以Xilinx XCVU440-FLGA2892 FPGA(作为处理器载体)为核心,FPGA
    的头像 发表于 09-12 10:30 781次阅读
    芯片<b class='flag-5'>验证</b>板卡设计原理图:基于XCVU440的多核<b class='flag-5'>处理器</b>多输入芯片<b class='flag-5'>验证</b>板卡

    芯片验证板设计原理图第446篇:基于VU440T的多核处理器多输入芯片验证板卡

    基于VU440T的多核处理器多输入芯片验证板卡 、板卡概述 基于XCVU440-FLGA2892的多核处理器多输入芯片验证板卡
    发表于 09-08 15:07

    百度千帆大模型2.0一天可跑通大模型效果验证

    百度千帆大模型2.0一天可跑通大模型效果验证 今天的2023百度云智大会上,百度智能云宣布千帆大模型平台2.0全面升级,百度千帆大模型2.0
    的头像 发表于 09-05 16:17 792次阅读

    芯片验证板卡设计原理图:基于VU440T的多核处理器多输入芯片验证板卡

    基于XCVU440-FLGA2892的多核处理器多输入芯片验证板卡为实现网络交换芯片的验证,包括四个FMC接口、DDR、GPIO等,板卡用于完成甲方的芯片验证任务,多任务功能
    的头像 发表于 08-24 10:58 627次阅读
    芯片<b class='flag-5'>验证</b>板卡设计原理图:基于VU440T的多核<b class='flag-5'>处理器</b>多输入芯片<b class='flag-5'>验证</b>板卡

    周期模型编译11.4版用户指南

    ARM周期模型工具提供了集成环境,该环境将系统验证与硬件开发流程并行。 周期模型编译采用R
    发表于 08-16 06:30

    周期模型编译9.2版用户手册

    ARM周期模型工具提供了集成环境,该环境将系统验证与硬件开发流程并行,如图1.1所示。 周期模型编译
    发表于 08-12 06:46

    芯片验证板卡设计原理图:基于XCVU440的多核处理器多输入芯片验证板卡

    本板卡系我司自主研发的基于6U CPCI处理板,适用于多核处理器多输入芯片验证的应用。芯片采用工业级设计。
    的头像 发表于 07-31 15:50 518次阅读
    芯片<b class='flag-5'>验证</b>板卡设计原理图:基于XCVU440的多核<b class='flag-5'>处理器</b>多输入芯片<b class='flag-5'>验证</b>板卡

    芯片验证板卡设计原理图:446-基于VU440T的多核处理器多输入芯片验证板卡

    基于XCVU440-FLGA2892的多核处理器多输入芯片验证板卡为实现网络交换芯片的验证,包括四个FMC接口、DDR、GPIO等,板卡用于完成甲方的芯片验证任务,多任务功能
    的头像 发表于 07-25 14:17 503次阅读
    芯片<b class='flag-5'>验证</b>板卡设计原理图:446-基于VU440T的多核<b class='flag-5'>处理器</b>多输入芯片<b class='flag-5'>验证</b>板卡

    利用先进形式验证工具来高效完成RISC-V处理器验证

    在本文中,我们将以西门子EDA处理器验证应用程序为例,结合Codasip L31这款广受欢迎的RISC-V处理器IP提供的特性,来介绍一种利用先进的EDA工具,在实际设计工作中对处理器
    的头像 发表于 07-10 10:28 373次阅读
    利用先进形式<b class='flag-5'>验证</b>工具来<b class='flag-5'>高效</b>完成RISC-V<b class='flag-5'>处理器</b><b class='flag-5'>验证</b>

    基于形式的高效 RISC-V 处理器验证方法

    RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证
    的头像 发表于 07-10 09:42 489次阅读
    基于形式的<b class='flag-5'>高效</b> RISC-V <b class='flag-5'>处理器</b><b class='flag-5'>验证</b>方法