0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Multi-bit Flip Flop(MBFF)修复技巧

jf_tpHP8OJR 来源:集成电路设计及EDA教程 作者:Horizon Qiao 2022-11-09 10:31 次阅读

适用场景:

对于一些Timing比较Critical的Path,如果发现上面有一些Multi-bit Flip Flop(MBFF),那么可以考虑用这种方式来修复。

比如Startpoint是一个MBFF,从它开始的很多Path都有Setup的违反,那么可能就是由于它被MBFF给Merge了,使得它通过Useful skew来解Timing就不是那么的灵活。

因此可以对Startpoint来设置禁用MBFF merge来解决,可能因此很多Path的Setup违反都被解决了。但是如果只用这种方式的话,Timing不一定会有所改善,可以再搭配Path Group + Path margin(Innovus里面叫slack adjustment)来优化。

如果一个模块或者子模块里面的很多Path都有上面的问题,Timing都比较Critical,那么可以对它们来应用Path Group + Weight的方式来修复,如果它们中很多Startpoint/Endpoint又出现在MBFF里面,那么可以再禁用它们的MBFF merge。

可以在Merge之前的Design database(比如Floorplan的DB)中抓出它们的名字,然后去设置Disable MBFF merge,为了不对功耗有太大的影响,设置的Cell越精确越好(比如抓取所属的最小的子模块里面的sequential cell),可以统计一下它们的数目,不要太大了。

提示:当然,如果你对功耗的要求不是很高的话,甚至可以完全不用MBFF的功能。

[DEV]ilmView 4> redirect disable_mbff_regs.rpt {foreach_in_collection cell [get_cells aaa/bbb/ccc/sub_d/* -filter "is_sequential"] {puts "[get_object_name $cell]"}}

[DEV]ilmView 5> sizeof_collection [get_cells aaa/bbb/ccc/sub_d/* -filter "is_sequential"]

791

优化前后结果对比:

Run WNS/TNS/FEP Power MBFF ratio
Default -100ps/-1.584ns/216 122.585mW 70.443%
Default + disable MBFF + Path Group + Weight + Path margin -29ps/-0.573ns/137 122.408mW 70.103%
Default + Path Group + Weight + Path margin -57ps/-0.876ns/162 122.949mW 70.242%

可以看到,在加了Path Group以及Weight和Path margin之后,Timing改善了很多,在Disable了791个特定Register之后,Timing又得到了进一步的改善,TNS已经降低为了原来的1/3,WNS也是如此。

且MBFF的Ratio并未降低太多,Power与原来的相比变化不大,甚至还稍微低一点。

因此这两种方式对于解决Timing问题都是可以的,额外使用Disable MBFF的方案对于Timing会更有帮助。

注意:经过实验发现,仅仅Disable 一些指定的MBFF,不搭配Path Group + Weight + Path margin的话,Timing改善可能不大,甚至可能会出现Timing变差的情况,因此最好一起使用。

如下是Place阶段的数据对比:

Run WNS/TNS/FEP
Default -59ps/-16.176ns/1289
Default+ Disable MBFF -61ps/-22.452ns/1329







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5328

    浏览量

    120116
  • Flip
    +关注

    关注

    0

    文章

    9

    浏览量

    9812

原文标题:Timing修复技巧(一) - 禁用MBFF + Path Group + weight + Path margin

文章出处:【微信号:集成电路设计及EDA教程,微信公众号:集成电路设计及EDA教程】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FreePDK 45nm 的一个 Flip-Flop 的面积是多少μm^2

    FreePDK 45nm 的一个 Flip-Flop 的面积是多少μm^2有偿(50米)
    发表于 03-05 19:48

    u-boot读取数据时打印nand: bit-flip corrected @oob=0,请问为什么每个页都在oob[0]发生位翻转?

    是S34ML08G101TF100启动后不断打印nand: bit-flip corrected @oob=0这里应该是正在读取nand中的环境变量,问题是每个页都在oob[0]发生位翻转???并且执行save命令是正常
    发表于 06-20 02:10

    t-flip-flop怎么知道初始状态?

    T触发器保证在初始状态=0时加电吗?为什么没有在数据表中提到? 以上来自于百度翻译 以下为原文Is the t-flip-flop guaranteed to power up
    发表于 12-05 14:28

    怎么用NICE接口读取FPGA上FLIP-FLOP中的数据?

    FPGA的片上存储资源主要是分布式的RAM以及FLIP-FLOP触发器,目前想做的是视觉追踪相关的作品,想用FLIP-FLOP例化为RAM对部分图像进行缓存(担心读RAM速度不够快),但是不知道
    发表于 08-16 08:25

    SN74ALVCH162374,pdf(16-BIT EDG

    This 16-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    发表于 07-26 18:07 8次下载

    SN74ALVCH16374,pdf(16-BIT EDGE

    This 16-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    发表于 07-26 18:14 18次下载

    SN74ALVCH16821,pdf(3.3-V 20-BI

    This 20-bit bus-interface flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    发表于 07-26 18:21 24次下载

    SN74AUCH32374,pdf(32-BIT EDGE-

    This 32-bit edge-triggered D-type flip-flop is operational at 0.8-V to 2.7-V VCC, but is designed
    发表于 07-27 15:07 18次下载

    SN74LVCH32374A,pdf(32-Bit Edge

    This 32-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    发表于 07-27 16:20 13次下载

    SN74F174A,pdf(Hex D-Type Flip-

    This monolithic, positive-edge-triggered flip-flop utilizes TTL circuitry to implement D-type flip-flop logic with a direct clear (
    发表于 07-29 15:38 11次下载

    TLC59210,pdf(8-Bit DMOS Sink D

    The TLC59210 is an 8-bit flip-flop driver for LED and solenoid with Schmitt-trigger buffers
    发表于 11-03 00:00 10次下载

    锁存器Latch和触发器Flip-flop有何区别

    本文首先介绍了锁存器Latch结构和锁存器latch的优缺点,其次介绍了触发器Flip-flop的结构与优缺点,最后介绍了锁存器Latch和触发器Flip-flop两者之间的区别。
    的头像 发表于 04-18 14:10 13.2w次阅读
    锁存器Latch和触发器<b class='flag-5'>Flip-flop</b>有何区别

    低功耗设计之multi-bit cell技术简介

    所谓multi-bit cell,可以理解成把多个完全相同的cell合并在一个cell里,如下图所示,集成2bitmulti-bit cell的clock inverter是共享的,那么可以节省2个clock inverter
    的头像 发表于 02-12 10:52 4767次阅读

    芯片设计里的Multi-Bit FF方法讨论

    在现代的芯片设计里边,工程师在优化功耗和面积上无所不有其极,这里讨论的multi-bit FF 就是其中的一种方法或者称之为一种流程。
    的头像 发表于 05-08 09:34 1523次阅读
    芯片设计里的<b class='flag-5'>Multi-Bit</b> FF方法讨论

    芯片设计里的Multi-Bit FF探究

    在现代的芯片设计里边,工程师在优化功耗和面积上无所不有其极,这里讨论的multi-bit FF 就是其中的一种方法或者称之为一种流程。
    发表于 06-09 16:57 1437次阅读
    芯片设计里的<b class='flag-5'>Multi-Bit</b> FF探究