0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

海力士:引领High-k/Metal Gate工艺变革

半导体设备与材料 来源:半导体设备与材料 作者:半导体设备与材料 2022-11-11 14:45 次阅读

由于传统微缩(scaling)技术系统的限制,DRAM的性能被要求不断提高,而HKMG(High-k/Metal Gate)则成为突破这一困局的解决方案。SK海力士通过采用该新技术,并将其应用于全新的1anm LPDDR5X DRAM, 即便在低功率设置下也实现了晶体管性能的显著提高。本文针对HKMG及其使用益处进行探讨。

厚度挑战: 需要全新的解决方案

组成DRAM的晶体管(Transistor)包括存储数据的单元晶体管(Cell Transistor)、恢复数据的核心晶体管(Core Transistor),以及涉及控制逻辑和数据输入和输出的外围晶体管(Peripheral Transistor)。随着技术的进步,单元电容器和单元晶体管在提高DRAM存储容量方面取得了一些技术突破。另一方面,对于外围晶体管,重点是实现工艺尺寸微缩以提高性能。

栅极由绝缘膜(栅氧化层, gate oxide)和电极(栅电极, gate electrode)组成,在晶体管开关功能中发挥主要作用。栅氧化层由SiON氧化物绝缘体和聚硅基电极组成。随着晶体管微缩的提升,源极和漏极之间的距离越来越近,电流移动速度加快,但施加在栅极上的电压也会降低,以降低功耗。

但还存在一个问题:为了在较低电压下提高性能,必须减小栅氧化材料(SiON)的厚度(Tox)。但随着厚度不断减小,栅氧化层的可靠性也会降低,从而导致功率损耗,这限制了厚度的进一步减小。

c2682b38-6171-11ed-8abf-dac502259ad0.png

图1:Transistor Scaling(晶体管微缩)

HKMG: 微缩与性能的突破

在2005年前后,逻辑半导体中基于多晶硅栅极(Poly-Si Gate)/SiON氧化物(poly/SiON)的传统微缩在性能改进方面开始表现出局限性,因为它无法减小SiON栅氧化层的厚度。为了克服这些局限性,根据逻辑晶体管行业发展趋势,许多具有颠覆性的创新技术被开发出来。

同样明显的是,外围/核心晶体管特性正成为DRAM的瓶颈,在需要快速提高性能的高端产品中尤为如此。因此,需要一种全新的解决方案来克服微缩基于多晶硅栅极/SiON氧化物的晶体管时存在基本限制,并且需要在DRAM中采用高k/金属栅极(HKMG)技术,这促使逻辑晶体管技术实现了最重大的创新。

c2f4fc84-6171-11ed-8abf-dac502259ad0.png

图2:Logic Scaling(逻辑微缩)的机遇与挑战

借助HKMG,一层薄薄的高k薄膜可取代晶体管栅极中现有的SiON栅氧化层,以防止泄漏电流和可靠性降低。此外,通过减小厚度,可以实现持续微缩,从而显著减少泄漏,并改善基于多晶硅/SiON的晶体管的速度特性。

c3174d84-6171-11ed-8abf-dac502259ad0.png

图3:设备架构的微缩进程

在学术界和工业界,研究人员研究了多种高k薄膜材料。通常情况下,基于Hf的栅氧化层用于高温半导体制造工艺,因为它们可以确保自身和硅的热稳定性。为了防止现有多晶硅电极材料与高k栅氧化层之间的相互作用,必须引入金属电极来代替多晶硅。这使得名为高k/金属栅极的集成解决方案应运而生,该解决方案将高介电常数栅氧化层与金属电极相结合。

c341af98-6171-11ed-8abf-dac502259ad0.png

图4:采用HKMG的效果

为了将SiON/Poly栅极转换为HKMG栅极,对相关工艺的几个部分进行了更改,包括在DRAM工艺流程中形成外围电路(外围晶体管)的栅极材料(SiON/Poly栅极拔出→HKMG电极插入)。然而,必须对HKMG材料、工艺和集成流程进行优化,以适合新材料和新工艺的构建块。因此,需要利用复杂的开发工艺来应对以下挑战。

c364a2f0-6171-11ed-8abf-dac502259ad0.png

图5:HKMG让DRAM开发更加有效且经济

1.兼容性:与SiON/Poly栅极相比,HKMG的热稳定性相对较弱。具体来说,DRAM需要在高温下进行额外处理,以实现单元阵列结构,与后续工艺流程中对通用逻辑半导体的处理方式截然不同。由于这个原因,HKMG本身的可靠性下降,导致在传统逻辑半导体中未出现相互作用。因此,必须对HKMG工艺本身和现有DRAM集成工艺进行优化,以了解新交互带来的新问题并找到解决方案。

2.新材料控制:需要引入工艺控制措施,例如针对新物质的测量解决方案,以防止现有设备和产品受到新物质和新工艺的影响。

3.设计与测试优化:随着栅极材料的变化,晶体管特性和可靠性表现与传统的poly/SiON栅极截然不同,为了最大限度地发挥HKMG的优势,增强不同于poly/SiON栅极的可靠性特征,有必要应用新设计和设计方案,并优化此类测试。

4.经济高效的工艺解决方案:最后,必须提供经济高效的解决方案,通过工艺集成优化,最大限度地减少因引入新材料和新工艺而增加的成本。通过这种方法,可以控制因引入新工艺、新设备和新工艺步骤而增加成本。

c383e8fe-6171-11ed-8abf-dac502259ad0.png

图6:HKMG Application

领先的低功耗解决方案

SK海力士通过将HKMG工艺整合为适用于DRAM工艺的形式,进行了平台开发。尽管面临极端的技术挑战,但公司通过识别与DRAM流相互作用相关的任何潜在风险,并通过包括试点操作在内的预验证工艺来确保解决方案,成功开发和批量生产HKMG。公司的目标是通过推进从SiON/Poly栅极到升级构件HKMG的过渡,为下一代技术节点和产品带来卓越的技术创新。

SK海力士的LPDDR5X DRAM是首款在低功耗应用中使用HKMG成功批量生产的产品,通过大尺度微缩,同时利用全新HKMG晶体管构建块的优势了,晶体管的性能获得显著提升;考虑到HKMG的固有特性和针对HKMG优化的设计方案,可以有效控制泄漏电流,较之poly/SiON,速度提高33%,功耗降低25%。SK海力士的技术不仅达到行业的目标标准,还因为最低功耗而实现ESG价值最大化。

为此,SK海力士还将HKMG技术平台扩展至可支持低功耗和高性能产品,增强了在下一代HKMG技术方面的技术竞争力。

最后希望特别指出的是,近期在HBM、PIM、AiM等逻辑半导体架构和存储器半导体架构之间的融合上呈现出技术创新之势,而HKMG工艺在DRAM中的应用正契合了这一趋势。这表明,在半导体制造过程中,逻辑半导体的先进技术解决方案与DRAM工艺技术之间的融合正在全面展开。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DRAM
    +关注

    关注

    40

    文章

    2315

    浏览量

    183483
  • 晶体管
    +关注

    关注

    77

    文章

    9692

    浏览量

    138178
  • SK海力士
    +关注

    关注

    0

    文章

    962

    浏览量

    38495

原文标题:海力士:引领High-k/Metal Gate工艺变革

文章出处:【微信号:半导体设备与材料,微信公众号:半导体设备与材料】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SK海力士考虑提供2.5D后端工艺服务

    近日,据韩媒报道,SK海力士在先进封装技术开发领域取得了显著进展,并正在考虑将其技术实力拓展至对外提供2.5D后端工艺服务。 若SK海力士正式进军以2.5D工艺为代表的先进OSAT(外
    的头像 发表于 12-25 14:24 170次阅读

    K金属栅极的结构、材料、优势以及工艺流程

    本文简单介绍了高K金属栅极的结构、材料、优势以及工艺流程。   High-K Metal Gate(HKMG)技术是现代半导体制造中的关键技
    的头像 发表于 11-25 16:39 592次阅读
    高<b class='flag-5'>K</b>金属栅极的结构、材料、优势以及<b class='flag-5'>工艺</b>流程

    SK海力士推出48GB 16层HBM3E产品

    近日在一次科技展览上,SK海力士惊艳亮相,展出了全球首款48GB 16层HBM3E(High Bandwidth Memory 3E)产品。这一突破性产品不仅展示了SK海力士在高端存储技术领域
    的头像 发表于 11-05 15:01 367次阅读

    SK海力士转向4F2 DRAM以降低成本

    SK海力士近日宣布了一项重要计划,即开发采用4F2结构(垂直栅)的DRAM。这一决策紧跟其竞争对手三星的步伐,标志着SK海力士在DRAM制造领域的新探索。SK海力士研究员表示,随着极紫外(EUV
    的头像 发表于 08-14 17:06 841次阅读

    SK海力士率先展示UFS 4.1通用闪存

    在最近的FMS 2024峰会上,SK 海力士凭借其创新实力,率先向业界展示了尚未正式发布规范的UFS 4.1通用闪存新品,再次引领存储技术的前沿。此次展示不仅彰显了SK 海力士在存储技术领域的领先地位,也为未来的移动设备性能提升
    的头像 发表于 08-10 16:52 2066次阅读

    SK海力士考虑让Solidigm在美上市融资

    据最新消息,SK海力士正酝酿一项重要财务战略,考虑推动其NAND与SSD业务子公司Solidigm在美国进行首次公开募股(IPO)。Solidigm作为SK海力士在2021年底通过收购英特尔相应业务后成立的独立美国子公司,承载着SK海力
    的头像 发表于 07-30 17:35 971次阅读

    SK海力士用更加环保的氟气替代三氟化氮用于芯片清洁工艺

    SK 海力士,作为全球领先的半导体制造商,近期在环保领域迈出了重要一步,宣布在其芯片生产的关键清洗工艺中,将采用更为环保的气体——氟气(F2)来替代传统的三氟化氮(NF3)。这一举措不仅彰显了SK 海力士对环境保护的坚定承诺,也
    的头像 发表于 07-26 15:44 586次阅读

    SK海力士携手台积电,N5工艺打造高性能HBM4内存

    在半导体技术日新月异的今天,SK海力士再次引领行业潮流,宣布将采用台积电先进的N5工艺版基础裸片来构建其新一代HBM4内存。这一举措不仅标志着SK海力士在高性能存储解决方案领域的持续深
    的头像 发表于 07-18 09:47 655次阅读

    SK海力士探索无焊剂键合技术,引领HBM4创新生产

    在半导体存储技术的快速发展浪潮中,SK海力士,作为全球领先的内存芯片制造商,正积极探索前沿技术,以推动高带宽内存(HBM)的进一步演进。据最新业界消息,SK海力士正着手评估将无助焊剂键合工艺引入其下一代HBM4产品的生产中,这一
    的头像 发表于 07-17 15:17 991次阅读

    SK海力士与台积电携手量产下一代HBM

    近日,SK海力士与台积电宣布达成合作,计划量产下一代HBM(高带宽内存)。在这项合作中,台积电将主导基础芯片的前端工艺(FEOL)和后续布线工艺(BEOL),确保基础芯片的质量与性能。而SK
    的头像 发表于 05-20 09:18 544次阅读

    SK海力士联手台积电推出HBM4,引领下一代DRAM创新

    SK海力士表示,凭借其在AI应用领域存储器发展的领先地位,以及与台积电在全球顶尖逻辑代工领域的深厚合作基础,该公司有信心持续引领HBM技术创新。通过整合IC设计厂、晶圆代工厂及存储器厂的技术资源,SK海力士将进一步提升存储器产品
    的头像 发表于 04-19 09:28 555次阅读

    SK海力士联手TEMC开发氖气回收技术,年度节省400亿韩元

    SK海力士联合 TEMC 研发出一套氖气回收装置,用以收集及分类处理光刻工艺环境中的氖气,然后交予 TEMC 进行纯化处理,最后回流至 SK 海力士使用。
    的头像 发表于 04-02 14:25 477次阅读

    刚刚!SK海力士出局!

    来源:集成电路前沿,谢谢 编辑:感知芯视界 Link 3月25日消息,据报道,由于SK海力士部分工程出现问题,英伟达所需的12层HBM3E内存,将由三星独家供货,SK海力士出局! 据了解,HBM需要
    的头像 发表于 03-27 09:12 619次阅读

    SK海力士重组中国业务

    SK海力士,作为全球知名的半导体公司,近期在中国业务方面进行了重大的战略调整。据相关报道,SK海力士正在全面重组其在中国的业务布局,计划关闭运营了长达17年的上海销售公司,并将其业务重心全面转移到无锡。这一决策的背后,反映了SK海力士
    的头像 发表于 03-20 10:42 1369次阅读

    SK海力士扩大对芯片投资

    SK海力士正积极应对AI开发中关键组件HBM(高带宽存储器)日益增长的需求,为此公司正加大在先进芯片封装方面的投入。SK海力士负责封装开发的李康旭副社长明确指出,公司正在韩国投入超过10亿美元,以扩大和改进其芯片封装技术。
    的头像 发表于 03-08 10:53 1225次阅读