0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

IBM AIU芯片揭秘:5nm 32核心、230亿个晶体管!

厂商快讯 来源:芯智讯 作者:浪客剑 2022-11-14 10:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

今年10月,IBM发布了旗下首款人工智能计算单元(Artificial Intelligent Unit,AIU)片上系统。

这是一种专用集成电路 (ASIC),旨在更快、更高效地训练和运行需要大规模并行计算的深度学习模型。

AIU:专为现代AI计算打造

在过去多年来,业界主要是利用CPUGPU来运行深度学习模型,但是随着人工智能模型的数量正呈指数级增长。

同时深度学习模型也越来越庞大,有数十亿甚至数万亿的参数,需要的算力也是越来越高,而CPU、GPU这类传统架构的芯片的AI算力增长已经遇到了瓶颈。

IBM AIU芯片揭秘:5nm 32核心、230亿个晶体管!
△深度神经网络对于算力的需求增长迅速

根据 IBM 的说法,深度学习模型传统上依赖于 CPU 和 GPU 协处理器的组合来训练和运行模型。

CPU 的灵活性和高精度非常适合通用软件应用程序,但是,在训练和运行需要大规模并行 AI 操作的深度学习模型时,CPU却处于劣势。

GPU最初是为渲染图形图像而开发的,但后来该技术发现了在AI计算中使用的优势。

但是,CPU和GPU都是在深度学习革命之前设计的,现在他们的效率增长已经落后于深度学习对于算力的指数级增长,业界真正需要的是针对矩阵和向量乘法运算类型进行优化的通用芯片来进行深度学习。

基于此,IBM Research AI Hardware Center在过去五年中一直专注于开发下一代芯片和人工智能系统,希望以每年将人工智能硬件效率提高 2.5 倍,并能够在 2029 年以比 2019 年快1000倍的速度训练和运行人工智能模型。

最新AIU芯片则是IBM推出的首款针对现代 AI 统计数据定制的芯片。

IBM表示,AIU是专为加速深度学习模型使用的矩阵和向量计算而设计和优化。AIU 可以解决计算复杂的问题,并以远远超过 CPU 能力的速度执行数据分析。

那么IBM AIU是如何实现针对深度学习优化的呢?答案是:“近似计算”+“简化人工智能工作流程”。

拥抱低精度,采用近似计算

从历史上看,很多AI计算依赖于高精度 64 位和 32 位浮点运算。IBM 认为AI计算并不总是需要这种精确度。

它有一个降低传统计算精度的术语——“近似计算”。在其博客中,IBM 解释了使用近似计算的基本原理:

“对于常见的深度学习任务,我们是否需要这种准确度?我们的大脑是否需要高分辨率图像来识别家庭成员或猫?当我们输入一个文本线程进行搜索时,我们是否需要第 50,002 个最有用的回复与第 50,003 个最有用的回复的相对排名的精度?答案是,包括这些示例在内的许多任务都可以通过近似计算来完成。”

基于此,IBM 首创了的一种称为近似计算的技术,可以从32位浮点运算下降到包含四分之一信息的混合8位浮点(HFP8)计算格式。这种简化的格式极大地减少了训练和运行 AI 模型所需的数字运算量,并且不会牺牲准确性。

更精简的位格式还减少了另一个对速度的拖累:只需将更少的数据移入和移出内存,即运行AI模型对于内存的占用更少了。

IBM在其新的AIU芯片的设计当中融入了近似计算技术,使得AIU芯片的精度需求大幅低于 CPU 所需的精度。较低的精度对于在新的 AIU 硬件加速器中实现高计算密度至关重要。

AIU使用混合 8 位浮点(HFP8)计算,而不是通常用于 AI 训练的32位浮点或16位浮点运算。较低精度的计算使芯片的运行速度比 FP16 计算快 2 倍,同时提供类似的训练结果。

虽然低精度计算对于获得更高的密度和更快的计算是必要的,但深度学习 (DL) 模型的精度必须与高精度计算保持一致。

简化人工智能工作流程

由于大多数 AI 计算都涉及矩阵和向量乘法,因此IBM AIU芯片架构具有比多用途 CPU 更简单的布局。

IBM AIU还针对将数据直接从一个计算引擎发送到另一个计算引擎进行设计,从而节省大量能耗。

IBM AIU芯片揭秘:5nm 32核心、230亿个晶体管!

据IBM介绍,其AIU芯片是一个完整的片上系统,是基于IBM此前的Telum芯片(7nm工艺)中内置的经过验证的 AI 加速器的扩展版本,并且采用了更先进的5nm制程工艺,具有 32 个处理内核并包含 230 亿个晶体管

IBM AIU 还被设计为像显卡一样易于使用。它可以插入任何带有 PCIe 插槽的计算机或服务器。

IBM AIU芯片揭秘:5nm 32核心、230亿个晶体管!

IBM表示:“部署 AI 对照片中的猫和狗进行分类是一项有趣的学术活动。但它不会解决我们今天面临的紧迫问题。我们要让 AI 解决现实世界的复杂性——比如预测下一个飓风伊恩,或者我们是否正在走向衰退——我们需要企业级的工业级硬件。我们的 AIU 让这一愿景更近了一步。”

IBM AIU表现如何?

IBM并未在其官网公布更多关其AIU芯片的技术信息。不过,我们可以通过回顾 IBM在 2021 年国际固态电路会议(ISSCC)上展示其早期 7nm 芯片设计的性能结果时的初始原型演示来对其性能有所了解。

IBM 用于会议演示的原型不是 32 个内核,而是一个实验性的 4 核 7nm AI 芯片,支持 FP16 和混合FP8 格式,用于训练和推理深度学习模型。

它还支持用于扩展推理的 int4 和 int2 格式。2021 年 Lindley Group通讯中包含了原型芯片性能的摘要,该通讯报道了 IBM 当年的演示:

在峰值速度下,使用 HFP 8,该7nm芯片实现了每秒每瓦特 (TF/W) 1.9 teraflops。

使用INT4进行推理,该实验芯片达到16.5 TOPS/W,优于高通低功耗Cloud AI模组。

考虑到IBM AIU是该测试芯片的扩展版本,并且制程工艺也升级到了5nm,因此预计其整体能效将进一步提升,同时随着核心数量由4核上升到32核,其整体的峰值算力有望提升超过8倍。

Forbes的分析师认为,由于缺乏信息,无法将IBM的AIU与目前被用于AI计算的GPU相比较,但是,预计该芯片的价格将会在1500 美元到 2000 美元之间。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IBM
    IBM
    +关注

    关注

    3

    文章

    1885

    浏览量

    77172
  • 5nm
    5nm
    +关注

    关注

    1

    文章

    343

    浏览量

    26692
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    晶体管达林顿光耦:核心特性驱动的技术优势与应用价值

    晶体管达林顿光耦作为光电耦合器件重要分支,融合达林顿晶体管高电流放大特性与光耦电气隔离功能,通过内部复合晶体管结构与优化封装工艺,而非简单功能叠加,在电流驱动、绝缘隔离、低功耗等方面实现性能突破
    的头像 发表于 04-10 16:27 1834次阅读

    揭秘芯片测试:如何验证数十亿晶体管

    微观世界的“体检”难题在一枚比指甲盖还小的芯片中,集成了数十亿甚至上百亿晶体管,例如NVIDIA的H100GPU包含800亿
    的头像 发表于 03-06 10:03 451次阅读
    <b class='flag-5'>揭秘</b><b class='flag-5'>芯片</b>测试:如何验证数十亿<b class='flag-5'>个</b><b class='flag-5'>晶体管</b>

    深度解读晶体管的转移特性曲线

    本文介绍了晶体管转移特性曲线及其核心参数的意义。曲线描述了栅压控制漏极电流的过程,涵盖关断、亚阈值与导通区,是定义数字逻辑和平衡芯片性能的基石。
    的头像 发表于 01-26 17:33 6139次阅读
    深度解读<b class='flag-5'>晶体管</b>的转移特性曲线

    晶体管输出特性曲线的构成与核心区域

    晶体管的输出特性曲线是半导体器件物理与芯片电路设计之间最关键的桥梁。这张图表描绘了在固定栅极电压下,晶体管的漏极电流如何随漏源电压变化,它本质上是一张揭示晶体管作为电子开关或放大器工作
    的头像 发表于 01-12 10:51 1020次阅读
    <b class='flag-5'>晶体管</b>输出特性曲线的构成与<b class='flag-5'>核心</b>区域

    漏致势垒降低效应如何影响晶体管性能

    随着智能手机、电脑等电子设备不断追求轻薄化,芯片中的晶体管尺寸已缩小至纳米级(如3nm、2nm)。但尺寸缩小的同时,一名为“漏致势垒降低效
    的头像 发表于 12-26 15:17 1282次阅读
    漏致势垒降低效应如何影响<b class='flag-5'>晶体管</b>性能

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一晶体管和一单片偏置网络,单片偏置网络由两
    的头像 发表于 11-24 16:27 1023次阅读
    MUN5136数字<b class='flag-5'>晶体管</b>技术解析与应用指南

    电压选择晶体管应用电路第二期

    电压选择晶体管应用电路第二期 以前发表过关于电压选择晶体管的结构和原理的文章,这一期我将介绍一下电压选择晶体管的用法。如图所示: 当输入电压Vin等于电压选择晶体管QS的栅极控制电压时
    发表于 11-17 07:42

    晶体管的定义,晶体管测量参数和参数测量仪器

    晶体管是一种以半导体材料为基础的电子元件,具有检波、整流、放大、开关、稳压和信号调制等多种功能‌。其核心是通过控制输入电流或电压来调节输出电流,实现信号放大或电路开关功能‌。 基本定义 晶体管泛指
    的头像 发表于 10-24 12:20 787次阅读
    <b class='flag-5'>晶体管</b>的定义,<b class='flag-5'>晶体管</b>测量参数和参数测量仪器

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的
    发表于 09-15 15:31

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    为我们重点介绍了AI芯片在封装、工艺、材料等领域的技术创新。 一、摩尔定律 摩尔定律是计算机科学和电子工程领域的一条经验规律,指出集成电路上可容纳的晶体管数量每18-24月会增加一倍,同时
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    。 FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。 在叉形片中,先前独立的两晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成
    发表于 09-06 10:37

    今日看点丨蔚来自研全球首颗车规5nm芯片!;沃尔沃中国区启动裁员计划

    低延时,快速响应。”此外,李斌还表示,这款芯片对全行业开放,谁想用都可以找我们,还可以降本。   据悉,神玑NX9031芯片和底层软件均实现自主设计,拥有超过500亿晶体管
    发表于 07-08 10:50 2311次阅读

    晶体管光耦的工作原理

    器件的特性。工作原理概述1.发光器件:晶体管光耦通常包含一发光二极(LED)作为光源。当电流通过LED时,它会发出特定波长的光。2.光敏器件:光耦的另一侧是一
    的头像 发表于 06-20 15:15 1305次阅读
    <b class='flag-5'>晶体管</b>光耦的工作原理

    下一代高速芯片晶体管解制造问题解决了!

    晶体管的密度,同时减少了芯片的横向面积。 相比传统的FinFET和纳米片晶体管,叉片晶体管能够显著减少nFET和pFET之间的间距,从而在相同的芯片
    发表于 06-20 10:40