0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Versal ACAP GTY收发器仿真示例分析

FPGA之家 来源:jhua,ADM赛灵思开发者 作者:FPGA开发圈 2022-11-15 09:23 次阅读

本篇博文侧重于提供 Versal GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。

在 Versal ACAP GTY 收发器中,引入了“Master Reset Controller”(主复位控制器)的概念。

主复位控制器用于自动单步执行 LCPLL、RPLL、ILO、TX 可编程分频器、RX 可编程分频器、TX 通道以及 RX 通道的复位。

您可在 AM002 的“收发器主复位”部分中找到详细描述。GTY 中的全新主复位控制器取代了前几代 UltraScale/UltraScale+ 收发器的 GT Wizard 内包含的复位控制器帮助程序块。

在本仿真示例中,Versal GTY 配置如下:

通道 2 (ch2) 上为单通道

采用双线速率,将 10G/25G 编程到 CONFIG0/CONFIG1 内

对于这两个速率,REFCLK 均为 156.25MHz 并穿过相同的参考时钟端口

IP 设计示例用于完成设计并提供仿真测试激励文件。

模块框图

设计示例的模块框图如下图所示。

e7017368-6479-11ed-8abf-dac502259ad0.png

此处随附了块设计 Tcl 脚本 (run.tcl)。

Vivado 步骤

创建 gt_quad_base IP 并打开 IP 设计示例

1. 创建 gt_quad_base IP。在此例中,我们使用单通道配置。

2. 针对“Number of Lanes”(通道数)和“Transceiver Configs Protocol 0”(收发器配置协议 0),将滑块设为“Manual”(手动)。这样即可使用自定义配置。

3. 将“Number of Lanes”设为 1。

4. 单击“Transceiver Configs Protocol 0”,以自定义收发器。

5. 将 CONFIG0 设为 10.3125Gbps。

6. 将 CONFIG1 设为 25.78125Gbps。

7. 在 IP integrator 画布中,右键单击 gt_quad_base,然后选择“Open IP Example Design”(打开 IP 设计示例)。这样将在新的 Vivado 工程内创建设计示例。

e73caf3c-6479-11ed-8abf-dac502259ad0.png

e756767e-6479-11ed-8abf-dac502259ad0.png

e7707678-6479-11ed-8abf-dac502259ad0.png

启动仿真

设计示例会为时钟和复位建立所有必要的连接,并生成顶层仿真测试激励文件 gt_quad_base_exdes_tb.sv。

在设计示例工程中,单击“Run Simulation”(运行仿真)启动仿真。

e7839118-6479-11ed-8abf-dac502259ad0.png

下图显示了仿真波形,其中包含要监控的关键信号

e7a533a4-6479-11ed-8abf-dac502259ad0.png

复位初始化

默认 bridge_ip 使用 Versal GTY 中包含的 Master Reset Controller 来复位排序。

请参阅 ( AM002) 中的“收发器主复位”部分以获取详细信息

当 T=0.8ns 时,gt_reset_ip0 将切换为启动复位初始化。

复位控制器状态机首先会等待 gtpowergood,然后再开始执行任何复位操作。当 T=34us 时,gtpowergood 断言有效。

txmstreset 和 rxmstreset 断言无效,这样即可启动主复位序列。

*resetdone 信号将断言无效,以响应 tx/rxmstreset 断言无效。

当 T=48us 时,lcplllock 断言有效。

当 T=50us 时,txpmaresetdone 断言有效,随后 txuserrdy 驱动至高位、txresetdone 断言有效,不久后 txmstresetdone 即断言有效。bridge_ip tx_resetdone_out_ip0 同样会断言有效。这样即可完成 TX 复位序列。

当 T=52us 时,rxpmaresetdone 断言有效,随后 rxuserrdy、rxresetdone、rxmstresetdone 以及(最后)rx_resetdone_out_ip0 断言有效。这样即可完成 RX 复位序列。

GTY 现已正常启动并运行,并采用默认 (CONFIG0) 速率 (rate_sel_ip0 = 0)。

速率变更

速率变更序列是通过将 rate_sel 端口更改为目标速率来发起的。所需的复位、时钟切换和属性更新都将自动执行。用户应等待 txresetdone 和 rxresetdone,这两者可作为当前速率变更进程和必要的复位序列均已完成的标志。

1. 当 T=63us 时,rate_sel_ip0 从 0 变更为 1。这样将发起速率变更序列,目标为自定义 GUI 的 CONFIG1 中配置的新线速率(在此例中为 25Gbps)。

2. 当 T=85us 时,txresetdone 断言有效。当 88us 时,rxresetdone 断言有效。这样即可完成速率变更序列。

3. GTY 现已正常启动并运行,并采用 CONFIG1 速率 (rate_sel_ip0 = 1)。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 收发器
    +关注

    关注

    10

    文章

    3169

    浏览量

    105094
  • 仿真
    +关注

    关注

    50

    文章

    3903

    浏览量

    132586

原文标题:Versal GTY 仿真:初始化、复位和速率变更

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Versal:首款自适应计算加速平台(ACAP)

    电子发烧友网站提供《Versal:首款自适应计算加速平台(ACAP).pdf》资料免费下载
    发表于 09-18 09:28 1次下载
    <b class='flag-5'>Versal</b>:首款自适应计算加速平台(<b class='flag-5'>ACAP</b>)

    Versal ACAP AI核心系列库指南

    电子发烧友网站提供《Versal ACAP AI核心系列库指南.pdf》资料免费下载
    发表于 09-14 14:48 0次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI核心系列库指南

    使用Model Composer设计PID控制器的Versal ACAP应用说明

    电子发烧友网站提供《使用Model Composer设计PID控制器的Versal ACAP应用说明.pdf》资料免费下载
    发表于 09-14 14:30 0次下载
    使用Model Composer设计PID控制器的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>应用说明

    Versal ACAP系统监视器体系结构手册

    电子发烧友网站提供《Versal ACAP系统监视器体系结构手册.pdf》资料免费下载
    发表于 09-14 11:30 0次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>系统监视器体系结构手册

    Versal ACAP收发器向导 LogiCORE IP产品指南

    电子发烧友网站提供《Versal ACAP收发器向导 LogiCORE IP产品指南.pdf》资料免费下载
    发表于 09-14 10:28 0次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b><b class='flag-5'>收发器</b>向导 LogiCORE IP产品指南

    Versal ACAP AI引擎编程环境用户指南

    电子发烧友网站提供《Versal ACAP AI引擎编程环境用户指南.pdf》资料免费下载
    发表于 09-14 10:10 0次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI引擎编程环境用户指南

    用于Versal ACAP的DPUCVDX8G产品指南

    电子发烧友网站提供《用于Versal ACAP的DPUCVDX8G产品指南.pdf》资料免费下载
    发表于 09-14 09:36 0次下载
    用于<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>的DPUCVDX8G产品指南

    采用Versal AI Edge系列的边缘ACAP

    电子发烧友网站提供《采用Versal AI Edge系列的边缘ACAP.pdf》资料免费下载
    发表于 09-13 17:08 0次下载
    采用<b class='flag-5'>Versal</b> AI Edge系列的边缘<b class='flag-5'>ACAP</b>

    Versal ACAP硬件、IP和平台开发方法指南

    电子发烧友网站提供《Versal ACAP硬件、IP和平台开发方法指南.pdf》资料免费下载
    发表于 09-13 15:24 0次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>硬件、IP和平台开发方法指南

    用于PCI Express的Versal ACAP集成块产品指南

    电子发烧友网站提供《用于PCI Express的Versal ACAP集成块产品指南.pdf》资料免费下载
    发表于 09-13 14:51 0次下载
    用于PCI Express的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>集成块产品指南

    Versal ACAP设计指南

    电子发烧友网站提供《Versal ACAP设计指南.pdf》资料免费下载
    发表于 09-13 14:40 1次下载
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>设计指南

    #fpga 利用IBERT IP核实现GTX收发器硬件误码率测试实例

    fpga收发器
    明德扬科技
    发布于 :2023年09月05日 11:32:14

    Versal GTY/GTYP:使用PRBS生成器和检查器

    本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制
    的头像 发表于 07-10 17:18 840次阅读

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部参考时钟设计指南

    本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求
    的头像 发表于 07-10 16:02 975次阅读
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> DDRMC-DDR4、LPDDR4和LPDDR4X外部参考时钟设计指南

    使用QEMU启动Versal VCK190 ACAP

    本文涵盖了有关使用 PetaLinux 命令行来对 VersalACAP 的 PetaLinux BSP 运行 QEMU 的信息
    的头像 发表于 07-07 14:14 416次阅读