0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

模块工艺——隔离工艺(Isolation)

Semi Connect 来源:Semi Connect 作者:Semi Connect 2022-11-15 10:23 次阅读

集成电路是由很多晶体管组成的,各个晶体管的工作状态也不尽相同,如果不进行有效的隔离,就会形成相互干扰,集成电路就不能正常工作。所谓隔离技术,就是阻断器件有源区之间的电流和电压信号互相干扰,从而保证器件和电路正常工作的技术,通常有pn 结隔离、介质隔离,以及pn 结介质混合隔离,其中介质隔离包括局部氧化 (Local Oxidation of Silicon, LOCOS)隔离和浅槽隔离 (Shallow Trench Isolation, STI)。

d5c7f044-6489-11ed-8abf-dac502259ad0.png

最早的隔离技术是 pn 结隔离,因为加上反向偏压,pn结就能起到很好的天然隔离作用。但是,由于其需要较宽的耗尽层,面积占比和电容均较大,响应速度慢,不适用于集成电路的隔离。随着平面工艺的发展,LOCOS隔离技术开始用于实现有源区的有效隔离。它的基本工艺原理是,使用氮化硅 (Si3N4)作为硅(Si)氧化的阻挡层,在有源区之间的场区热氧化形成 SiO2介质层,然后通过热磷酸高刻蚀选择比去除 Si3N4,从而实现有源区的隔离。由于热氧化存在横向氧化,LOCOS 隔离所用面积仍然较大,自0.25um 技术代开始,STI 技术取代LOCOS隔离技术成为超大规模集成电路的主流隔离技术,如图所示。

d5eee4c4-6489-11ed-8abf-dac502259ad0.png

STI的基本工艺步骤是,在需要隔离的区域上用干法刻蚀形成 300~400nm 的硅槽,然后经过氧化表面处理,沉积 SiO2,填充硅槽,最后采用 CMP 去掉表面多余的SiO2,并实现平坦化。由于 STI 区域的尺寸差异较大,对CMP 的平面化工艺有所挑战。此外,STI 的沟槽的角度和深度等都会对器件特性造成很大的影响。

d61644a6-6489-11ed-8abf-dac502259ad0.png

随着集成电路工作速度提升至 RF 频段甚至微波频段,对各种噪声和干扰的要求越来越严,在一些区域的 STI 无法满足要求,因此深槽隔离或其他隔离方式逐渐得到了发展。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5388

    文章

    11541

    浏览量

    361718
  • 工艺
    +关注

    关注

    4

    文章

    593

    浏览量

    28783
  • 晶体管
    +关注

    关注

    77

    文章

    9685

    浏览量

    138127

原文标题:模块工艺——隔离工艺(Isolation)

文章出处:【微信号:Semi Connect,微信公众号:Semi Connect】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    功率模块封装工艺

    功率模块封装工艺 典型的功率模块封装工艺在市场上主要分为三种形式,每种形式都有其独特的特点和适用场景。以下是这三种封装工艺的详细概述及分点说
    的头像 发表于 12-06 10:12 350次阅读
    功率<b class='flag-5'>模块</b>封装<b class='flag-5'>工艺</b>

    模块封装的关键工艺

    区别于分立器件模块的制造有一些特别的关键工艺技术,如银烧结、粗铜线键合、端子焊接等。
    的头像 发表于 12-04 11:01 216次阅读
    <b class='flag-5'>模块</b>封装的关键<b class='flag-5'>工艺</b>

    IGBT模块的环氧灌封胶应用工艺介绍

    IGBT模块的环氧灌封胶应用工艺是一个专业性很强的领域,涉及到材料的选择、配比、混合、脱泡、灌封、固化等多个步骤。
    的头像 发表于 12-04 09:51 279次阅读
    IGBT<b class='flag-5'>模块</b>的环氧灌封胶应用<b class='flag-5'>工艺</b>介绍

    功率模块封装工艺有哪些

    本文介绍了有哪些功率模块封装工艺。 功率模块封装工艺 典型的功率模块封装工艺在市场上主要分为三种
    的头像 发表于 12-02 10:38 289次阅读
    功率<b class='flag-5'>模块</b>封装<b class='flag-5'>工艺</b>有哪些

    IMD4工艺是什么意思

    IMD4 工艺是形成 TMV (Top Metal VIA,顶层金属通孔)的介质隔离材料,同时IMD4 会隔离第三层金属和顶层 AL金属。IMD4 的材料也是 USG 和SiON材料。
    的头像 发表于 11-25 15:49 298次阅读
    IMD4<b class='flag-5'>工艺</b>是什么意思

    IMD3工艺是什么意思

    IMD3工艺包括 IMD3a工艺和IMD3b工艺。IMD3a 工艺是形成 VIA2 的介质隔离材料,同时 IMD3a 会
    的头像 发表于 11-25 15:48 236次阅读
    IMD3<b class='flag-5'>工艺</b>是什么意思

    IMD1工艺是什么意思

    IMD1工艺是指在第一层金属之间的介质隔离材料。IMD1的材料是 ULK (Ultra Low K)SiCOH材料。
    的头像 发表于 11-15 09:14 265次阅读
    IMD1<b class='flag-5'>工艺</b>是什么意思

    ILD工艺的制造流程

    ILD 工艺是指在器件与第一层金属之间形成的介质材料,形成电性隔离。ILD介质层可以有效地隔离金属互连线与器件,降低金属与衬底之间的寄生电容,改善金属横跨不同的区域而形成寄生的场效应晶体管。ILD 的介质材料是氧化硅。
    的头像 发表于 11-12 11:30 728次阅读
    ILD<b class='flag-5'>工艺</b>的制造流程

    双阱工艺的制造过程

    与亚微米工艺类似,双阱工艺是指形成NW和PW的工艺,NMOS 是制造在PW里的,PMOS是制造在NW里的。它的目的是形成PN 结隔离,使器件之间形成电性
    的头像 发表于 11-04 15:31 353次阅读
    双阱<b class='flag-5'>工艺</b>的制造过程

    STI隔离工艺的制造过程

    STI 隔离工艺是指利用氧化硅填充沟槽,在器件有源区之间嵌入很厚的氧化物,从而形成器件之间的隔离。利用STI 隔离工艺可以改善寄生场效应晶体管和闩锁效应。
    的头像 发表于 11-01 13:40 305次阅读
    STI<b class='flag-5'>隔离工艺</b>的制造过程

    IMD2工艺是什么意思

    IMD2 工艺与 IMD1工艺类似。IMD2 工艺是指在第二层金属与第三层金属之间形成的介质材料,形成电性隔离
    的头像 发表于 10-25 14:49 178次阅读
    IMD2<b class='flag-5'>工艺</b>是什么意思

    功率模块封装全攻略:从基本流程到关键工艺

    功率模块作为电力电子系统的核心组件,其封装技术直接关系到器件的性能、可靠性以及使用寿命。随着电力电子技术的不断发展,功率模块的封装工艺也在不断创新和优化。本文将从典型功率模块封装的关键
    的头像 发表于 09-11 11:02 1191次阅读
    功率<b class='flag-5'>模块</b>封装全攻略:从基本流程到关键<b class='flag-5'>工艺</b>

    CMOS工艺

    CMOS是一个简单的前道工艺,大家能说说具体process吗
    发表于 01-12 14:55

    碳化硅特色工艺模块简介

    材料的生长和加工难度较大,其特色工艺模块的研究和应用成为了当前碳化硅产业发展的关键。 碳化硅特色工艺模块主要包括以下几个方面: 注入掺杂 在碳化硅中,碳硅键能较高,杂质原子难以在其中扩
    的头像 发表于 01-11 17:33 858次阅读
    碳化硅特色<b class='flag-5'>工艺</b><b class='flag-5'>模块</b>简介

    功率模块铜线键合工艺参数优化设计方案

    为了提高功率模块铜线键合性能,采用6因素5水平的正交试验方法,结合BP(Back Propaga‐tion)神经网络与遗传算法,提出了一种铜线键合工艺参数优化设计方案。首先,对选定样品进行正交试验
    的头像 发表于 01-03 09:41 752次阅读
    功率<b class='flag-5'>模块</b>铜线键合<b class='flag-5'>工艺</b>参数优化设计方案