使用开源verilog仿真工具进行文件的编译和仿真
一、本文将介绍如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真。
Icarus VerilogIcarus Verilog极其小巧，支持全平台Windows+Linux+MacOS，并且源代码开源。通过tb文件可以生成对应的仿真波形数据文件。
通过GTKWave可以查看仿真波形图，支持将Verilog转换为VHDL文件。
1.安装iverilog：
sudoapt-getinstalliverilog
安装完成查看版本
iverilog-v
2.安装gtkwave:
sudoapt-getinstallgtkwave
安装完成查看版本
gtkwave-v
tb中添加:
3.编译:
进入文件目录，输入命令：
iverilog*.v
编译完成出现.out文件
生成.vcd文件
vppa.out
执行后产生的文件如下：
4.用GTKWave打开VCD文件：
gtkwaveglitch.vcd
执行完成后，弹出界面
添加波形的时候卡死，可能是glitch.vcd文件太大；
解决：
gtkwave,icarus支持vcd,lxt,lxt2 dump.
vcd通用但vcd dump太大，gtkwave不能很好的查看波形，导致崩溃。
所以最好之前用lxt或将vcd转化为lxt格式。lxt格式是gtkwave的专用格式。
cpglitch.vcdglitch.lxt
添加波形
5.Verilog转换为VHDL
将glitch.v文件转换为VHDL文件glitch.vhd
iverilog-tvhdl-oglitch.vhdglitch.v
审核编辑：郭婷
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
仿真
+关注
关注
50文章
4070浏览量
133552 -
Verilog
+关注
关注
28文章
1351浏览量
110075
原文标题：开源verilog仿真工具 | iverilog+GTKWave
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Verilog 电路仿真常见问题 Verilog 在芯片设计中的应用
。然而，在实际应用中，设计师可能会遇到各种问题，这些问题可能会影响仿真的准确性和设计的可靠性。 Verilog电路仿真常见问题 仿真环境的搭建问题
Verilog 测试平台设计方法 Verilog FPGA开发指南
Verilog设计的仿真需求。 编写测试文件 ： 编写Verilog测试文件，对设计的各个模块进行
基于EasyGo Vs工具包和Nl veristand软件进行的永磁同步电机实时仿真
、航空航天和能源电力等实时测试和验证至关重要的行业。 本篇内容主要介绍基于EasyGo Vs 工具包和Nl veristand软件进行的永磁同步电机（PMSM）实时仿真。 PMSM实时仿真
芯片后仿真要点
sign-off，写出SDF3.0用以后仿真，搭建后仿真的验证环境，添加sc/io/macro的verilog model，仿真输出VCD给Redhawk/Voltus做功耗/IR D
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真
个数据：
代码：
2、EdgeSobel的Verilog源代码：
代码：
3、仿真文件：EdgeSobel_tb.v
发表于 05-20 16:44
基于树莓派5的RTL仿真体验
test.out是目标可执行文件，但此文件执行后只会在终端上显示仿真时文字信息，需要使用 vvp 工具将其可视化成 .vcd 文件。
其中
发表于 04-30 17:35
FPGA入门必备：Testbench仿真文件编写实例详解
在编写完HDL代码后，往往需要通过仿真软件Modelsim或者Vivadao自带的仿真功能对HDL代码功能进行验证，此时我们需要编写Testbench文件对HDL功能
发表于 04-29 10:43
•2010次阅读
verilog inout用法与仿真
，本文将详细讨论 inout 的用法和仿真。 首先，我们来了解一下 inout 的含义。 inout 是一种双向信号类型，即可以作为输入信号也可以作为输出信号。它类似于双向数据线，可以实现数据的双向传输。在硬件设计中， inout 可以用于与外部设备进行通信，如键盘、鼠标
热仿真工具Ansys Discovery的使用案例
初期想法，并专注于设计流程的改善和验证。它消除了传统仿真工具在可用性和速度方面的阻碍，利用 Ansys 旗舰求解器来满足所有的高精确度和高保真需求，从而使每个工程师都能做出更正确的方案。
如何使用 ModelSim 进行设计仿真
ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程 序进行仿真，支持IEEE常见的各种硬件描述语
发表于 01-14 09:47
•0次下载
VCS 仿真option 解析
VCS的仿真选项分编译（compile-time）选项和运行（run-time）选项。编译选项用于RTL/TB的编译，一遍是编译了就定了，不
使用仿真模型进行拓扑分析
扩展建模技术，安森美(onsemi)使仿真精度进一步提升到更高的水平，此前我们为大家介绍了物理和可扩展仿真模型功能以及使用Cauer网络仿真热行为及评估各项因素对开关损耗的影响，本文将为大家带来使用物理和可扩展
calibre后仿真参数提取
Calibre是一种先进的电子设计自动化（EDA）工具，用于电子电路的设计和仿真。它为工程师提供了一个强大的平台，可以进行多个级别的仿真，包括电路级
工商网监
评论