SV功能覆盖率中的wildcard bin介绍
在SV功能覆盖率中通常coverpoint中变量的某些比特我们并不关心。例如对于addr[3:0],我们只希望其中的每一个比特都覆盖过“0”和“1”。
在上图中，可以用wildcard ' x '或' z '或' ?’表明某些比特我们并不关心，不管它是“0”还是“1”。
wildcard bins ainc = {4’b11??}
表示我们希望能够覆盖比特[3:2]为2’b11的场景，不关心比特[1:0]，所以
4’b1100、4’b1101、4’b1110、4’b1111
都算完成了对于4’b11??的覆盖。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Address
+关注
关注
0文章
6浏览量
7536 -
BIN文件
+关注
关注
0文章
25浏览量
8202
原文标题：SV 功能覆盖率中的wildcard bin
文章出处：【微信号：芯片验证工程师，微信公众号：芯片验证工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
请问依靠RM48系列MCU的自身资源是否可以实现对时钟的高覆盖率诊断？
本帖最后由 一只耳朵怪 于 2018-5-22 16:25 编辑
MCU型号：RM48目标功能：实现对时钟的高覆盖率诊断背景描述：1. 根据IEC61508-2：2010对时钟高覆盖率诊断
发表于 05-22 01:58
为什么覆盖率分析师没有证明电阻器已经过测试？
您好，我对Coverage Analyst有疑问。我使用的是Coverage Analyst版本5.21p。覆盖率分析师完成覆盖率报告确定（html文件），但我对报告中显示的结果有疑问： -
发表于 01-07 16:06
VCO中的子带覆盖率是否跟开关电容的取值有关？
仿真VCO时候，开关电容阵列中开关电容的值取30fF，子带呈现不规律变化。当取100fF时，子带才呈现比特位控制那样规律变化，但这样子带覆盖率会存在问题。求遇到过同样问题的大神解答下！感谢!
发表于 06-25 06:19
关于SpinalHDL中的验证覆盖率收集简单说明
SpinalHDL 1.4.2中开始支持，在我们通过sbt构建项目时，build.sbt的依赖项配置如下：开启覆盖率收集功能 有注意上文所给例子的小伙伴或许已经注意到，我们已经开启了覆盖率
发表于 06-24 15:56
重点厘清覆盖率相关的概念以及在芯片开发流程中跟覆盖率相关的事项
较麻烦，工程师们需要针对各种各样的功能和应用场景，使用SV等验证语言去实现覆盖率模型（Coverage Model）或断言（Assertion），并且从大量的回归测试（Regression）中
发表于 09-14 11:57
Systemverilog覆盖率的合并和计算方式
说下sv里覆盖率的计算方式。 说明下，coverpoint有两种，1种是用户自动指定bins，另1种是系统自动生成bins。1个bin如果没有转换或者值，那么这个bin的结果会从Ci
发表于 03-21 14:24
针对功能覆盖率的验证过程
针对功能覆盖率的验证过程神州龙芯集成电路设计公司徐伟俊 杨鑫 陈先勇 夏宇闻[摘要]：本文在介绍传统验证过程及其局限性的基础上，阐述了针对功能覆盖率
发表于 12-23 16:12
•13次下载
基于覆盖率的功能验证方法
随着半导体技术的发展，验证已经逐渐成为大规模集成电路设计的主要瓶颈。首先介绍传统的功能验证方法并剖析其优缺点，然后引入传统方法的一种改进基于覆盖率的验证方法，最后
发表于 06-29 10:46
•22次下载
高覆盖率的Verilog代码的编写技巧
设计工程师需要关心的主要有行覆盖率（Block），条件覆盖率（Expression），翻转覆盖率（Toggle），状态机覆盖率。本文从ASIC设计的角度上来讨论，如何写出高
工商网监
评论