0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

分层DFT技术如何实现在最大化SoC

星星科技指导员 来源:嵌入式计算设计 作者:嵌入式计算设计 2022-11-23 14:53 次阅读

高级测试设计 (DFT) 技术通过提高顺序翻牌的可控性和可观察性,提供高效的测试解决方案,以应对更高测试成本、更高功耗、测试面积和较低几何尺寸下的引脚数。这反过来又提高了SoC的良率,可靠性和可测试性是当今ASIC世界的重要因素。

SoC 只不过是在单个硅衬底上集成多个处理器内核、微控制器接口DSP数字信号处理器)和存储器的集成电路。在这个时代,它是任何数字系统中最重要的部分之一,因为它有助于节省电力、成本和空间。

核心只不过是 SoC 设计公司的知识产权或 IP 核。SoC 设计公司提供内核测试,SoC 设计人员提供对芯片上嵌入的内核的测试访问。它是通过插入带有测试逻辑的包装器结构来插入包装链的层次结构级别。我们可以最大限度地减少核心测试问题,并减少SoC的顶级引脚数。

本文简要介绍了分层DFT技术的重要性,该技术利用包装链来克服测试大型SoC设计的问题。它 显著 减少 了 ATPG 测试 时间、 内存 占用 量 和 引脚 数。最终,它缩短了上市时间。

测试核心包装器

对于DFT,可以在SoC级集成之前单独测试每个内核。在执行集成时,当它们配置为内部测试模式时,内核的内部逻辑可以单独测试,也可以成组测试。但是,当配置为外部测试模式时,可以测试内核的周围逻辑。通过这样做,我们主要关注的是将SoC测试划分为不同的配置,以大大减少模式生成工作量,从而减少测试时间。

包装单元结构

poYBAGN9w6qAdWDTAACzUQvx_ws520.png

测试包装器模式

向内或向内测试模式

在 INTEST 模式下,通过驱动来自输入包装单元的输入,我们测试分区并通过输出包装单元捕获输出。这是通过禁用核心外部的扫描链来完成的。它有助于使用 ATPG 对分区核心进行隔离测试。在捕获期间,输入包装器单元使用单独的输入包装器扫描启用信号移动,从而避免从分区外部捕获 x。而输出包装单元捕获分区的内部状态。

poYBAGN9w7GAbGyqAAB8xADU4xk648.png

(图 [2]:向内(测试)模式)

向外或EXTEST模式

在 EXTEST 模式下,封装器被启用并配置为驱动和捕获设计之外的数据。它基本上通过在此模式下绕过内部链来禁用内部链。因此,它也减少了ATPG测试时间。要测试分区和解包逻辑之间的顶级逻辑,我们可以使用此模式。在捕获阶段,值由分区外部的输入包装单元捕获,输出包装单元在捕获期间移动,以避免从分区的非驱动内部扫描链内部捕获 x。

pYYBAGN9w7aAACxoAAB2kK9wU18544.png

(图 [3]:向外(测试)模式)

分层DFT方法

pYYBAGN9w7yAQ9f4AADyot0xCwI158.png

(图 [4]:分层 DFT 实现(从内核到芯片级别))

大型设计问题,如工具内存、大型 ATPG 运行时间和引脚限制,可以通过分层 DFT 技术解决。在这种方法中,芯片可以分成多个较小的部分或内核,可以有效地访问和处理。由于在内核级别生成模式,它导致引脚数量、内存和测试运行时间的减少。也可以并行运行内核。

每当内核配置为内部模式时,输入包装器都会启动到内核中,输出包装器会观察内核输出。在这种情况下,将测试包装器边界内的核心逻辑。所有链都连接到压缩器,它生成核心级别模式,可以重新定位到顶层。它还有助于合并多个内核的模式。对于外部模式,所有包装链都连接到核心边界,并为顶层生成模式。当涉及到全芯片级时,所有包装链和顶级链都连接到顶级压缩器。

分层 DFT 流

pYYBAGN9w8OAIBOzAAF3R8Y05lg573.png

(图 [5]:测试访问机制)

图 5 显示,顶级引脚在各个内核级压缩机逻辑和顶级压缩机逻辑之间共享。它导致执行分层DFT的顶级芯片引脚减少。 单个内核可以单独测试,也可以并行测试以减少测试时间。扫描在块级别插入。当模块在顶层组装时,链可以通过以下两种方式之一连接:串联或直接连接到I / O。在级联扫描链方法中,来自一个块的扫描链与来自另一个块的链连接。

分层DFT的优点/缺点:

使用分层 DFT 的一些优点是:

通过使用自动化工具,我们可以在SoC级别组装核心级链。

如果核心级链是平衡的,那么工具将很容易平衡SOC级链。

通过维护有限数量的针脚,扫描链是可以管理的。

它提供了更多核心级通道。

ATPG 运行时间更短,需要的内存更少,从而显著缩短了测试时间。

一些缺点是:

当设计包含多个时钟边沿并在上升沿和下降沿之间来回移动时引起移位问题时,当扫描链穿过内核时触发翻牌。

为了避免时序问题,我们必须通过使用锁定锁存器来处理内核级和SoC级的不同时钟域。

如果出现这种情况,在单核级别引发的时序问题可能会损坏所有其他内核,因为链在多个内核中使用。

在本文中,我们探讨了包装体的重要性和包装细胞的类型。如前所述,包装器的特征和功能访问以及包装器对不同块的访问。我们已经看到了使用包装器的分层DFT方法以及围绕核心逻辑的包装单元的互连。最后,我们提到了包装器生成以及如何使用包装器内核最小化面积和性能影响。分层核心包装器具有广泛的工业用途,我们已经介绍了使用包装单元的结果。eInfochips成功地为大型SoC提供了DFT解决方案,为大多数客户使用分层DFT实现。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    7505

    浏览量

    151149
  • 处理器
    +关注

    关注

    68

    文章

    19191

    浏览量

    229311
  • 存储器
    +关注

    关注

    38

    文章

    7462

    浏览量

    163663
收藏 人收藏

    评论

    相关推荐

    打开我的电脑网页不是最大化新窗口

    网页打开不是最大化方法一:先把所有的IE窗口关了;只打开一个IE窗口;最大化这个窗口;关了它;OK,以后的默认都是最大化的了 方法二:先关闭所有的IE浏览器窗口,用鼠标右键点击快速启动栏的IE浏览器
    发表于 11-10 12:26

    [转]LabVIEW实现窗口最大化和最小化

    分享VI程序 代码名称:LabVIEW实现窗口最大化和最小化 适用平台:LabVIEW8.2.x LabVIEW8.5代码作者:LaRisa_S 版权所有:LaRisa_S 原创/转载:转载代码
    发表于 03-08 14:56

    动态调用子程序窗口最大化问题

    使用动态调用实现多重界面之间的转换,在显示调用程序的前面板时,可以使其窗口在出现的时候就最大化吗?
    发表于 11-06 22:08

    如何使应用程序开机运行最大化

    现在生成一个应用程序并开机启动了,但是如何啊能让他启动是最大化显示呢现在一开机启动不是最大化啊。。。。。。很苦恼啊,希望大家指点
    发表于 05-11 20:57

    labview能否实现生成EXE文件后界面最大化

    近来在用labview写一个振动测量的软件,Boss要求最后生成exe文件,并且界面可以最大化,我查了不少资料,没看见有相关的内容,请问各位大神,有没有什么方法可以实现,非常感谢!
    发表于 07-20 13:47

    labview 编写的应用程序,怎么设置最大化后居中显示

    本帖最后由 961349487 于 2017-8-14 12:38 编辑 labview 编写的应用程序,怎么设置最大化最大化后居中显示,我再VI属性中已经调过运行时的为止选择最大化了,但是不管用,每次
    发表于 08-14 11:18

    新的充电器拓扑最大化电池充电速度

    DN194- 新的充电器拓扑最大化电池充电速度
    发表于 07-17 17:17

    如何在34970A上最大化测量速度?

    如何在34970A上最大化测量速度? 以上来自于谷歌翻译 以下为原文How can I maximize the measurement speed on my 34970A?
    发表于 08-06 12:50

    如何实现能源效率最大化

    如何设计智能燃气表和水表实现能源效率最大化
    发表于 05-13 07:18

    怎样去实现OTDR/iOLM长期性能的最大化

    怎样去实现OTDR/iOLM长期性能的最大化
    发表于 05-24 07:15

    最大化电池操作时间

    最大化电池操作时间配备了 Intel Pentium® III 处理器的 Presario 1700 支持 SpeedStep™ 技术。这种技术支持两种不同的操作模式。默认设置为:• 性能模式 (
    发表于 11-03 14:39 9次下载

    最大化自动化测试系统的精度

    最大化自动化测试系统的精度 引言 在设计自动化测试系统时,精度的最大化通常是关键的考虑因素。确定如何最大化精度总是很困难
    发表于 06-13 15:02 709次阅读
    <b class='flag-5'>最大化</b>自动化测试系统的精度

    如何实现产品专利权最大化资料下载

    电子发烧友网为你提供如何实现产品专利权最大化资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大的电子工程师们。
    发表于 04-28 08:44 2次下载
    如何<b class='flag-5'>实现</b>产品专利权<b class='flag-5'>最大化</b>资料下载

    社交网络影响力最大化算法及研究综述

    社交网络影响力最大化算法及研究综述
    发表于 06-02 14:36 6次下载

    基于互信息最大化的Raptor码优化设计方法

    基于互信息最大化的Raptor码优化设计方法
    发表于 07-02 11:47 8次下载