0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

IBM全新AIU芯片:5nm工艺,230亿晶体管!深度学习处理性能强劲!

Carol Li 来源:电子发烧友网 作者:李弯弯 2022-11-24 01:53 次阅读
电子发烧友网报道(文/李弯弯)不久前,IBM 研究院推出了一款AI处理器,名为人工智能单元(Artificial Intelligent Unit,AIU),这是IBM首个用于运行和训练深度学习模型的完整 SoC。IBM声称,其比通用CPU工作更快、更高效。

AIU:32个处理器核心、230亿个晶体管

这款AIU芯片是IBM研究院AI硬件中心投入五年开发出的结果,AI硬件中心于2019年启动,专注于开发下一代芯片与AI系统。该中心的目标是,计划未来每年将AI硬件效率提升2.5倍。到2029年,将AI模型的训练和运行速度拉高1000倍。

据IBM介绍,该芯片采用5nm制程工艺,共有32个处理器核心和230亿个晶体管,在设计易用性方面,与普通显卡相当,能够介入任何带有PCI插槽的计算机或服务器。AIU芯片,旨在支持多种格式并简化从图像识别到自然语言处理的人工智能工作流程。

AIU芯片与传统用于训练的GPU芯片有何不同?一直以来,深度学习模型依赖于CPU加GPU协处理器的组合进行训练与运行。GPU最初是为沉浸图形图像而开发,后来人们发现其在AI领域有着显著优势,因此GPU在AI训练领域占据了非常重要的位置。

IBM开发的AIU并非图形处理器,它是专为深度学习模型加速设计的,针对矩阵和矢量计算进行了优化。AIU能够解决高复杂计算问题,并以远超CPU的速度执行数据分析。

AIU芯片有何特点呢?过去这些年,AI与深度学习模型在各行各业中快速普及,同时深度学习的发展也给算力资源带来了巨大的压力。深度学习模型的体量越来越大,包含数十亿甚至数万亿个参数。而硬件效率的发展却似乎跟不上深度学习模型的增长速度。

过去,计算一般集中在高精度64位与32位浮点运算层面。IBM认为,有些计算任务并不需要这样的精度,于是提出了降低传统计算精度的新术语——近似计算。

如何理解呢?IBM认为对于常见的深度学习任务,其实并不需要那么高的计算精度,就比如说人类大脑,即使没有高分辨率,也能够分辨出家人或者小猫。也就是说各种任务,其实都可以通过近似计算来处理。

在AIU芯片的设计中,近似计算发挥着重要作用。IBM研究人员设计的AIU芯片精度低于CPU,而这种较低精度也让新型AIU硬件加速器获得了更高的计算密度。IBM使用混合8位浮点(HFP)计算,而非AI训练中常见的32位或16点浮点计算。由于精度较低,因此该芯片的运算执行速度可达到FP16的2倍,同时继续保持类似的训练效能。

IBM在AI芯片技术上的不断升级

在去年2月的国际固态电路会议(ISSCC 2021)上,IBM也曾发布过一款性能优异的AI芯片,据IBM称它是当时全球首款高能效AI芯片,采用7nm制程工艺,可达到80%以上的训练利用率和60%以上的推理利用率,而通常情况下,GPU的利用率在30%以下。

有对比数据显示,IBM 7nm高能效AI芯片的性能和能效,不同程度地超过了IBM此前推出的14nm芯片、韩国科学院(KAIST)推出的65nm芯片、平头哥推出的12nm芯片含光800、NVIDIA推出的7nm芯片A100、联发科推出的7nm芯片。

IBM去年推出的这款7nm AI芯片支持fp8、fp16、fp32、int4、int2混合精度。在fp32和fp8精度下,这款芯片每秒浮点运算次数分别达到16TFLOPS和25.6TFLOPS,能效比为3.5TFLOPS/W和1.9TFLOPS。而被业界高度认可的NVIDIA A100 GPU在fp16精度下的能效比为0.78TFLOPS/W,低于IBM这款高能效AI芯片。

IBM在官网中称,这款AI芯片之所以能够兼顾能效和性能,是因为该芯片支持超低精度混合8位浮点格式((HFP8,hybrid FP8)。这是IBM于2019年发布的一种高度优化设计,允许AI芯片在低精度下完成训练任务和不同AI模型的推理任务,同时避免任何质量损失。

可以看到IBM此次发布的新款AIU与去年2月发布的7nm AI芯片,都采用了IBM此前提出的近似计算。从性能来看,去年推出的那款AI芯片一定程度上甚至超过了目前业界训练场景普遍使用的NVIDIA A100 GPU,而今年新推出的AIU无论是在制程工艺、晶体管数量上都有升级,可想而知性能水平将会更高。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50373

    浏览量

    421662
  • IBM
    IBM
    +关注

    关注

    3

    文章

    1749

    浏览量

    74616
收藏 人收藏

    评论

    相关推荐

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其
    的头像 发表于 11-14 14:20 224次阅读

    晶体管对CPU性能的影响

    晶体管作为CPU(中央处理器)的基本构成单元,对CPU的性能有着至关重要的影响。
    的头像 发表于 09-13 17:22 522次阅读

    CMOS晶体管的尺寸规则

    CMOS晶体管尺寸规则是一个复杂且关键的设计领域,它涉及到多个方面的考量,包括晶体管性能、功耗、面积利用率以及制造工艺等。以下将从CMOS晶体管
    的头像 发表于 09-13 14:10 1144次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMO
    的头像 发表于 09-13 14:10 2063次阅读

    GaN晶体管和SiC晶体管有什么不同

    GaN(氮化镓)晶体管和SiC(碳化硅)晶体管作为两种先进的功率半导体器件,在电力电子、高频通信及高温高压应用等领域展现出了显著的优势。然而,它们在材料特性、性能表现、应用场景以及制造工艺
    的头像 发表于 08-15 11:16 660次阅读

    GaN晶体管的基本结构和性能优势

    GaN(氮化镓)晶体管,特别是GaN HEMT(高电子迁移率晶体管),是近年来在电力电子和高频通信领域受到广泛关注的一种新型功率器件。其结构复杂而精细,融合了多种材料和工艺,以实现高效、高频率和高功率密度的
    的头像 发表于 08-15 11:01 872次阅读

    芯片晶体管深度和宽度有关系吗

    一、引言 有关系。随着集成电路技术的飞速发展,芯片晶体管作为电子设备的核心元件,其性能的优化和制造技术的提升成为了行业关注的焦点。在晶体管的众多设计参数中,深度和宽度是两个至关重要的因
    的头像 发表于 07-18 17:23 583次阅读

    台积电升级4nm N4C工艺,优化能效与降低成本

    在近日举办的 2024 年北美技术研讨会上,业务发展副总裁张凯文发表讲话称:“尽管我们的 5nm 和 4nm 工艺尚未完全成熟,但从 N5 到 N4 的光学微缩密度已提升 4%,且
    的头像 发表于 04-26 14:35 981次阅读

    苹果M3芯片晶体管数量

    苹果M3芯片晶体管数量相当可观,相比前代产品有了显著的提升。这款芯片搭载了高达250亿晶体管,比M2
    的头像 发表于 03-11 16:45 847次阅读

    苹果M3芯片有多少晶体管组成

    苹果M3芯片晶体管数量上有了显著的提升。具体来说,标准版的M3芯片内部集成了250亿晶体管,相比前代M2
    的头像 发表于 03-08 17:00 961次阅读

    苹果M3芯片有多少颗晶体管

    苹果M3芯片搭载了250亿晶体管,相较于前代M2芯片多了50亿晶体管。这一显著的提升使得M3
    的头像 发表于 03-08 16:58 1092次阅读

    M3芯片有多少晶体管

    M3芯片晶体管数量根据不同的版本有所差异。具体来说,标准版的M3芯片拥有250亿晶体管,这一数量相比前代产品M2有了显著的提升,使得M3
    的头像 发表于 03-08 15:43 1009次阅读

    IBM发布首款专为液氮冷却设计的CMOS晶体管

    IBM突破性研发的纳米片晶体管,通过将硅通道薄化切割为纳米级别的薄片,再用栅极全方位围绕,实现更为精准控电。此结构使得在指甲盖大小空间内可容纳最多达500亿晶体管,并且经过液氮冷却
    的头像 发表于 12-26 14:55 686次阅读

    性能翻倍的新型纳米片晶体管

    IBM 的概念纳米片晶体管在氮沸点下表现出近乎两倍的性能提升。这一成就预计将带来多项技术进步,并可能为纳米片晶体管取代 FinFET 铺平道路。更令人兴奋的是,它可能会导致更强大的
    的头像 发表于 12-26 10:12 596次阅读

    三大芯片巨头角逐2nm技术

    过去数十年里,芯片设计团队始终专注于小型化。减小晶体管体积,能降低功耗并提升处理性能。如今,2nm及3nm已取代实际物理尺寸,成为描述新一代
    的头像 发表于 12-12 09:57 895次阅读