拥有VIP，无惧芯片设计挑战

现在大型SoC设计中包含大量商业或自主开发的IP，且都基于复杂的行业标准接口协议。协议就好比一种语言，如果两个人说的是同一种语言，就可以有效沟通。同样，如果两个硬件设备支持相同协议，它们就可以无缝通信。因此协议一致性已成为各芯片制造商的重点关注方向。 高级协议本身就已经很复杂了，验证这些协议的合规性也就更加复杂。新思科技拥有行业首创且不断扩展的验证IP（VIP）产品组合，再搭配VCS功能验证解决方案和Verdi调试解决方案，可以帮助开发者高效实现硬件协议验证。此外，新思科技还提供业界最广泛的硬件辅助验证产品组合，ZeBu硬件加速系统和HAPS FPGA原型系统，来应对协议一致性和高级验证的挑战。 为什么高级协议验证工作会这么难？开发者们所面临的主要协议验证挑战都有哪些？他们又将如何应对复杂的高级协议验证工作呢？

协议验证有多难？

在典型的芯片设计中，数据流入芯片或其所在的系统，或者在它们之间流动。必须正确布线、按照协议规范进行处理，并发送以进行进一步的分析、存储或显示。这套规则管理数据如何传输、使用什么命令以及如何确认传输的通信。这里我们称之为协议。在概念上听起来很简单，但实现起来非常复杂。 行业中的不同协议太多了，而且其中大多数协议仍在迅速演变。设计团队通常需要在所选标准完全获批之前启动设计周期并处理多个IP配置。 以PCIe为例，设计团队要处理数千种彼此密切相关的配置，在这种情况下，需要设计并验证所有数据路径。除了各种互操作性测试外，对于新标准的了解不充分也是一个不小的挑战。虽然设计团队中可能有少数专家能够运用现有技能来应对这些标准，但不是每个验证团队都具备相应的专业知识来及时验证、调试和分析有缺陷的协议组件。 为了让设计和验证团队有效构建符合严格协议规范的高性能SoC设计，必须及时提供端到端协议验证解决方案，来支持各种验证需求和每个标准规范的不同配置。

从简单的接口IP

向子系统转变

通常，大家都希望紧跟最新版本的标准，因此业内最成功的协议是那些在升级同时保持向后兼容性的协议。例如USB标准，在过去二十年里已经历了数次演变，但每个新标准都能完美向后兼容。 而且现在很多协议已经不仅仅是简单的接口IP了，它们正在向子系统转变。比如USB 4.0标准就是一个由USB、PCI和DisplayPort组成的子系统，可以实现数据、视频和多媒体文件的无缝传输和电力输送。 向子系统架构的转变大大增加了对所有IP模型进行详尽的系统级验证的复杂性。客户根据4.0版本设计产品时，需确保接口仍能支持基于3.0、2.0和1.0版本的设计，并与其他兼容USB的设备进行互操作。 在需要大量数据的用例中，硬件加速成为确保设计和验证团队在存在完整软件堆栈、设备驱动程序和更大的芯片生态系统的情况下验证设计的关键推动力。

IP：半导体行业的乐高积木

开发高质量的验证IP和事务处理器需要多年的努力。及时了解最新的行业标准、精通协议、以及与经验丰富的团队和IP设计团队密切合作都必不可少。 越来越多负责制造高性能计算芯片的半导体公司不再自主开发协议IP，而是越发依赖商业IP和EDA公司提供的成熟IP。 导致这一市场变化的根本原因是什么呢？ 虽然一些芯片公司拥有能够自主实现IP集成的团队，但他们同样需要获得尽可能多的帮助，对预先构建的IP模块进行详尽的设计和验证。 新思科技等EDA公司不仅拥有数十年的专业知识和经验丰富的协议专家团队，而且在为多个客户和早期采用者部署各种协议兼容设计方面具经验十分丰富。是值得信赖的合作伙伴。通晓各个互连协议不一定能缩短验证时间，但可以提高设计效率，并找出可能只有在最终消费者使用时才会发现的漏洞。

解决高级协议验证难问题

有好的工具很重要

新思科技凭借行业首创、不断扩展的验证IP（VIP）产品组合，以及与标准组织和内存供应商的密切合作，帮助设计和验证开发者快速获取并集成最新的互连技术，应对高速接口要求的所有验证挑战。 VIP可用于大多数基于不同接口的设计，包括PCIe、CXL、UCIe、DDR和USB，搭配新思科技的VCS功能验证解决方案和Verdi调试解决方案，更好地实现硬件协议验证。 此外，为进一步应对协议一致性和高级验证日益严峻的挑战，新思科技还可提供业界最广泛的硬件辅助验证产品组合——ZeBu硬件加速系统和HAPS FPGA原型系统：

• 适用于CXL 2.0、PCIe 5.0、USB3、UFS、SATA、以太网和NVMe的ZeBu虚拟主机和设备模型，支持使用真实操作系统、驱动程序和复杂SoC的应用软件验证主机到设备软件堆栈。

• ZeBu仿真加速技术，具有统一的测试平台和设计编译，以及专为速度优化的协议事务处理器，仿真速度提高100倍，能够实现更快的RTL回归性能和环境搭建。

• ZeBu速度适配器将新思科技ZeBu硬件加速系统连接到现实环境中，用于在线硬件加速（ICE）使用场景。基于可靠的新思科技IP，速度适配器支持PCIe、CXL 2.0、以太网、USB和SATA，与5G和网络测试仪的连接以及特定客户的硬件。

新思科技ZeBu和新思科技HAPS中的协议支持不仅可以实现SoC硬件验证，而且还有助于IP驱动程序、固件和软件的流片前开发和验证。

现在大型SoC设计将更多功能整合进芯片进行封装，小芯片(Chiplet)使用芯片级IP整合重用技术，试图将多个裸片(Die)通过内部互联技术集成在一个封装内，对Die-to-Die标准的需求也不断提高。新思科技高效的硬件验证解决方案在推动互联技术发展方面还将不断拓展至更多的市场和应用中。

功能协议验证已逐渐扩展到安全验证的关键领域，这给集成了众多软硬件系统、IP协议、处理器的SOC系统验证带来了更高的复杂度。VIP会做更多细致的检查，在验证平台植入VIP，可以加速验证环境的搭建，帮助开发者有效规避风险，减少漏洞。

     

   

---

原文标题：拥有VIP，无惧芯片设计挑战

文章出处：【微信公众号：新思科技】欢迎添加关注！文章转载请注明出处。