0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB信号仿真之为什么DDR走线要同组同层?

海马硬件 来源:海马硬件 作者:海马硬件 2022-12-01 09:46 次阅读

作者:一博科技高速先生成员 刘春

随着信号速率的不断提高,对信号时序的要求也越来越严格。在PCB设计中,我们等长的最终目的都是为了等时,以满足信号的时序要求。因此,需要我们对信号在传输线上的时延有一定的了解,下面小编将会通过理论分析和利用SIGRITY软件进行仿真验证跟大家一起深入的了解信号在传输线上的时延情况。

时延

这里指的是传输线上的时延,即信号在通过整个传输线所用的时间。

信号的传输速度

从时延的描述上,不难发现必然还会存在两个不可或缺的量,哈哈,不用说相信大家已经知道了,那就是信号的传输速度和传输线的长度。长度这里自不必说,这里我们需要重点关注的是信号的传输速度。当信号在传输线上传输时,其速度就取决于信号传输线在其周围介电特性环境中电场和磁场建立的速度。可用如下关系式描述:

7616bebd4b384b03b618815ab4c830b7~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=91PdSZBJns5caJ5bIPX7e%2FIewxA%3D

而真空中光速表示为:

d46955051bde444fa76856b76783bddd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=ctYy3Z%2FWLXmm3obkBo7Se2nzX34%3D

因为几乎所有非铁磁性材料相对磁导率都为1,所以介质中信号的速度可简化为:

51cfe0987e8547ffaea85ae377beee1d~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=gUTvsXdfl2x4rQGXxz9A%2B8Z9kQQ%3D

到这里,想必大家都发现了,我们常常听到的信号在传输线中的传输速度可以用6mil/ps来估算的原因了吧。因为大多数板材聚合物的介电常数都在4左右,通过上述简化后的关系式可轻松得出信号在传输线上的大致传输速度,约6mil/ps。

从上面的关系式,我们还可以知道板材的介电常数是决定信号传输速度的主要因素,介质的介电常数越大,信号的传输速度越慢,反之则越快。在知道了信号的传输速度之后,那我们传输线的时延自然也就知道了哈。时延计算可用如下关系式表示:

9a8c067ef24940f6b8e953bfd00e5437~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=rKK8yEa3dOBMGv19A7%2BBsBLJBPI%3D

其中,TD表示信号在传输线上的时延,Len表示传输线的长度,v表示信号的传输速度。

通过上面的信息,相信大家对信号的传输都有了一定的了解了,下面我们利用Sigrity当中的Sigrity Topology Explorer套件来进行仿真验证,跟大家一起进一步加深对传输线时延的了解。

微带线与带状线

创建的微带线与带状线简易传输链路模型如下图所示:

3bf274ce572b4dfb9be0ff1ec249792b~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=Y49EaRg0HUqjwh5zmZqo8ON2Fow%3D

对微带线与带状线仿真参数进行设置,这里为了便于对比分析,将介质DK设为4,传输线线长设为1inch。

微带线参数设置:

098aef5cbdb648c0a7b143a402e96b76~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=ZQCN9o3LRU%2FmTh0HdnrTwa2jXmc%3D

带状线参数设置:

801f45d1ef2f433999259376d36500cd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=wETXWKnt0Q%2BkCV7FXbZuQ9TKEXA%3D

在设置完参数信息后,还可以查看生成的传输线信息,相信细心的朋友已经发现了,在生成的传输线信息中就包含了传输线单位长度的时延信息,那这里我们是不是可以验证一下软件的时延是不是与我们前面的公式计算相吻合呢?为了计算方便,这里我们以带状线为例,由上图可知带状线的时延为6671.28ps/m,换算后约169.45 ps/inch,公式计算结果169.49ps/inch,结果非常接近。完成模型及参数设置后得到的仿真结果如下图所示:

d7d1495feb74467183271673e5744948~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=Mn7g5wNAm7hRN6Qt1oeTDzPMF5U%3D

在上图微带线和带状线的仿真结果对比可以发现,两者到达接收器的时间相差了约12.5ps,可知微带线传输速度比带状线的传输速度要快,那是什么原因导致的呢?相信大家已经有了答案了。

根据前面传输速度公式可知介电常数是决定信号传输速度的主要因素,介质的介电常数越大,信号的传输速度越慢,反之则越快。微带线的一面有参考层一面没有参考层,在没有参考一面是绿油和空气,其中空气的介电常数接近似为1,导致微带线的周围环境整体的有效介电常数低于4,使得微带线的传输速度比带状线的传输速度更快。

前面已经对比过软件得出的时延与我们公式计算的时延结果相吻合,那这里也可以从生成传输线单位长度的时延信息去与我们的仿真结果做一个验证,看看两者的结果是否同样吻合。

从上面生成传输线单位长度的时延信息中我们知道了微带线的单位长度时延是6168.09ps/m,带状线的单位长度时延是6671.28ps/m,换算后微带线的单位长度时延是156.67 ps/inch,带状线的单位长度时延是169.45ps/inch,两者相差12.78ps,与仿真结果的12.5ps相吻合。

上述,我们通过理论和仿真的验证分析,知道了在线长相等的情况下微带线和带状线会存在时延差异以及导致差异的原因,那在布线设计中,对于一些速率较高,时序要求严格的信号,如DDR的数据信号,建议采用同组同层进行布线的原因之一正是如此。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路板
    +关注

    关注

    140

    文章

    4954

    浏览量

    97719
  • DDR
    DDR
    +关注

    关注

    11

    文章

    712

    浏览量

    65318
  • 仿真
    +关注

    关注

    50

    文章

    4073

    浏览量

    133557
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1798

    浏览量

    13204
收藏 人收藏

    评论

    相关推荐

    基于PCB设计的线常用规则

    高速产品的轻薄化,PCB厚度限制了线层数,就有了高速线走在相邻两上,为了减少相互的串扰,
    发表于 07-13 15:53 3337次阅读
    基于<b class='flag-5'>PCB</b>设计的<b class='flag-5'>走</b><b class='flag-5'>线</b>常用规则

    DDR地址线PCB

    请教各位,在实际工程中,DDR地址线分组需要同组吗? 是不是只有数据组才考虑同组
    发表于 11-19 14:20

    信号PCB线中传输时延 (上)

    绕线方式等有关。随着PCB线信号速率越来越高,对时序要求较高的源同步信号的时序裕量越来越少,因此在PC
    发表于 10-21 09:54

    DDR3内存的PCB仿真与设计

    阻抗的一致性。  4.2布线技巧  同组内总线尽量线,时钟线与地层相邻;尽量少用过孔,如用
    发表于 12-15 14:17

    信号PCB线中关于串扰 , 奇偶模式的传输时延

    =179.729ps-147.954ps=31.775ps,可以看出这个差距是非常大的。在做源同步的DDR同组等长时候只考虑物理等长会带来很严重的'时间不等长。3.2 线和过孔传输时
    发表于 01-05 11:02

    ADS PCB功能使用技巧系列之 - 如何蛇形线

    蛇形线是布线过程中常用的一种线方式,其主要目的是为了调节延时满足系统时序设计要求,但是设计者应该有这样的认识:蛇形线会破坏信号质量,改变传
    发表于 01-12 15:40

    PCB设计中DDR布线要求及绕等长要求

    线2、信号线是否有优化好,间距规则有没有设并已清完相关DRC3、DDR布线是否满足要求,如同组
    发表于 10-16 15:30

    DDR同组第八位数据线能这样吗?

    DDR同组第八位数据线能这样吗?不是同一
    发表于 04-15 07:35

    仿真小技巧~高速信号如何选择线

    过多损失掉,因此在布线前期就需要规划选择一个合适的线。这里我们通过仿真软件来对比表层线与内
    发表于 03-09 10:57

    PCB信号仿真之为什么DDR线要同组

    ,两者相差12.78ps,与仿真结果的12.5ps相吻合。上述,我们通过理论和仿真的验证分析,知道了在线长相等的情况下微带线和带状线会存在时延差异以及导致差异的原因,那在布线设计中,对
    发表于 12-01 09:48

    PCB线与各类信号布线注意事项

    同组也是串扰控制的需要。  时序等长:按照时序要求做等长控制。  3  时钟线  时钟的处理方法也是在PCB布线时需要特别重视的。  有
    发表于 04-12 15:08

    PCB线不要随便拉

    重要的信号线,导致这组线没办法同组,甚至都没有完整的参考平面,需要对前面的布线工作做大修改才能完成,费时费力。如果将
    发表于 12-12 09:23

    关于DDR3信号扇出和线问题解析

    DDR3内存已经被广泛地使用,专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和
    发表于 06-16 07:17 9713次阅读
    关于<b class='flag-5'>DDR</b>3<b class='flag-5'>信号</b>扇出和<b class='flag-5'>走</b><b class='flag-5'>线</b>问题解析

    PCB绕等长之“同组”资料下载

    电子发烧友网为你提供PCB绕等长之“同组”资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大
    发表于 04-05 08:46 12次下载
    <b class='flag-5'>PCB</b>绕等长之“<b class='flag-5'>同组</b><b class='flag-5'>同</b><b class='flag-5'>层</b>”资料下载

    PCB设计线布线对信号完整性有何影响?

    串扰可能发生在单个PCB上的相邻线之间,也可能发生在两PCB之间相互平行和垂直的
    发表于 10-12 09:25 966次阅读