0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA配置模式和配置设计

e9Zb_gh_8734352 来源:FPGA技术联盟 作者:FPGA技术联盟 2022-12-01 11:08 次阅读

所有现代FPGA的配置分为两类:基于SRAM的和基于非易失性的。其中,前者使用外部存储器来配置FPGA内的SRAM;后者只配置一次。

LatticeActel的FPGA使用称为反熔丝的非易失性配置技术,其主要优点是系统设计更加简单、不需要外部存储器和配置控制器、功耗低、成本低和FPGA配置时间更快。最大的缺点在于配置是固定的。

大多数现代FPGA都是基于SRAM,包括Xilinx Spartan和Virtex系列。每个FPGA上电后或在后续的FPGA配置期间,从外部非易失性存储器中读取比特流,由配置控制器处理,并加载到内部配置SRAM中。SRAM保持了配置逻辑、IO、嵌入式存储器、布线、时钟收发器和其他FPGA原语等所有的设计信息

图1是Xilinx Virtex-6 的配置结构。

e4e42992-7124-11ed-8abf-dac502259ad0.png

配置是由FPGA内部的配置控制器执行。比特流存储在外部非易失性存储器(如Flash)中。外部存储器通过使用SelectMAP接口连接到配置控制器,这是Xilinx特有的。额外的胶合逻辑可能需要架起SelectMAP和外部存储器接口之间的桥梁。此外,比特流可以通过JTAG或ICAP加载到配置控制器中。比特流可以选择加密,以提高安全性。内部电池备份RAM( BBR)和eFuse保存用于比特流解密的加密密钥。 FPGA配置存储器也称为配置存储器单元,它的每一位与比特流中的对应位一起初始化。每个存储器单元的输出连接到可配置的功能块上,如LUT、寄存器、BRAM、IO、布线等。下图是配置存储器单元连接到多路复用器,以设置FPGA架构中元件之间的特定布线路径。在FPGA配置阶段,逻辑状态被置位为1或0。

e534e8e6-7124-11ed-8abf-dac502259ad0.png

Xilinx的FPGA配置模式

多种FPGA配置模式可满足不同的使用模式。图3是Xilinx FPGA配置模式的分类。

e57cd5ca-7124-11ed-8abf-dac502259ad0.png

配置模式分为两类:主动( master)模式和被动(slave)模式。在主动配置模式下,FPGA控制配置过程。在被动模式下,由外部设备(如单片机CPLD或其他FPGA)控制FPGA的配置过程。此外,还有两个特殊的配置模式,即使用JTAG和内部配置访问端口(ICAP)。有4种数据宽度支持不同的外部存储器: 32位、16位、8位、1位(串行)。下面是配置模式的简要介绍。

JTAG

JTAG接口主要在调试期间使用。为了与Xilinx ChipScope 和iMPACT软件应用程序接口,特殊的适配器连接到专用FPGA引脚上。

ICAP

专用的ICAP原语用于与用户逻辑的接口,在FPGA架构内进行配置。

主动串行模式

在主动串行模式中,FPGA控制Xilinx Platform Flash,以提供配置数据。Xilinx Platform Flash是一种特殊的非易失性存储器,旨在通过使用SelectMAP接口直接与Xilinx FPGA接口。

主动SPI Flash模式

在主动SPI Flash 模式中,FPGA控制串行SPI闪存,以提供配置数据。

主动SelectMAP模式

在主动SelectMAP模式中,FPGA控制Xilinx Plaform Flash,以提供8位或16位的配置数据。

主动BPI模式

在主动BPI模式中,FPGA控制并行NOR Flash, 以提供8位或16位的配置数据。

被动串行和SelectMAP模式

在被动串行模式下,外部设备(如单片机、CPLD或其他FPGA)控制FPGA的配置过程。

设计FPGA配置方案

对于特定设计来说,有一些设计考虑用于选择最合适的 FPGA配置方案。主要的选择标准是: ●选择是否通过外部设备(被动模式)或由FPGA本身(主动模式)控制配置过程。从系统复杂性角度来看,主动模式最简单,但未必适合所有设计。被动模式接口作为简单的串行接口,直接连接到处理器的IO引脚,读取比特流数据进入配置控制器。 ●选择外部非易失性存储器的类型和大小,用于存储一个或多个FPGA比特流。尽管与FPGA的成本相比,外部存储器的成本相对较低,但仍然是不可忽略的。设计者可以在SPI Flash、并行NOR Flash、或Xilinx Platform Flash 之间进行选择。在某些设计中,FPGA可以使用连接到被动模式下的FPGA配置控制器直接配置。 ●数据宽度的选择---串行、 8位、16位或32位----影响配置速度和FPGA中用于设计的I0数目。 ●现场升级配置比特流可以是一个重要的需求。配置方案必须解决当比特流正在编程进入非易失性存储器时发生损坏的情况。 ●Xilinx FPGA提供了一个选项,用来加密在更高设计安全要求情况下的比特流。解密密钥可以存储在内部的BBR或者eFuse中。BBR存储器是易失性的,需要外部电池。使用BBR与使用非易失性eFuse相比,重新编程相对容易。 ●配置模式的选择如图所示,以Spartan-6为例,配置模式选择如下图所示:

e88e96b8-7124-11ed-8abf-dac502259ad0.png

●不同配置模式的硬件设计如下图所示:

e8b5acd0-7124-11ed-8abf-dac502259ad0.png

e8d80618-7124-11ed-8abf-dac502259ad0.png

计算配置时间

在许多应用中,FPGA配置时间很关键,要准确估计配置方案选择过程中的时间是很重要的。配置时间取决于比特流大小、时钟频率和配置接口的数据宽度,按下列公式定义:配置时间=比特流大小x时钟频率x数据宽度表1提供了配置接口在不同数据宽度下,对于使用50 MHz时钟的最小和最大Xlinx Virtex-6 FPGA的预期配置时间。

e92335fc-7124-11ed-8abf-dac502259ad0.png

Xilinx配置相关的原语

表2提供了Xilinx Virtex-6 FPGA支持的与配置相关的原语列表。

e96635aa-7124-11ed-8abf-dac502259ad0.png

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1630

    文章

    21796

    浏览量

    605644
  • 控制器
    +关注

    关注

    112

    文章

    16444

    浏览量

    179277
  • 存储器
    +关注

    关注

    38

    文章

    7528

    浏览量

    164282

原文标题:FPGA知识汇集-FPGA配置模式和配置设计

文章出处:【微信号:gh_873435264fd4,微信公众号:FPGA技术联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    FPGA配置ADS5562怎么确认寄存器是否配置正常?

    1、用FPGA配置ADS5562怎么确认寄存器是否配置正常 2、输入时钟和输出时钟的延时怎样配置在合理的范围里
    发表于 01-02 06:49

    易灵思FPGA PS配置模式--v7

    文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数据流生成即可。 PS配置启动过程 这里以X1模式为例,PS的配置过程如下: (1)在启动
    的头像 发表于 12-24 14:37 735次阅读
    易灵思<b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--v7

    如何通过FPGA配置CDCI6214?

    我想直接采用FPGA通过IIC接口配置CDCI6214内部寄存器,而不是先写入EEPROM再由EEPROM写入内部寄存器。在这种配置下,RESETN和EEPROMSEL引脚应该如何接?
    发表于 11-11 06:24

    高级定时器PWM输入模式配置方法

    我们将向大家介绍高级定时器的另一个常见应用——PWM输入模式。在本节课中,我们将先围绕输入捕获模式展开,并重点描述PWM输入模式和涉及的寄存器,最后通过一个实验例程去介绍PWM输入模式
    的头像 发表于 11-08 16:48 2771次阅读
    高级定时器PWM输入<b class='flag-5'>模式</b>的<b class='flag-5'>配置</b>方法

    固化FPGA配置芯片的方式

    FPGA可以反复的重新配置,这就意味着设计者可以不断的反复的下载设计的逻辑做验证。如果出现错误或者需要升级,只需要修改设计,重新下载设计逻辑电路即可。FPGA虽然有重新配置的优势,带来
    的头像 发表于 10-24 18:13 447次阅读
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的方式

    一种简单高效配置FPGA的方法

    本文描述了一种简单高效配置FPGA的方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。
    的头像 发表于 10-24 14:57 794次阅读
    一种简单高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    配置直接测试模式的低功耗蓝牙器件应用说明

    电子发烧友网站提供《配置直接测试模式的低功耗蓝牙器件应用说明.pdf》资料免费下载
    发表于 09-13 11:06 0次下载
    <b class='flag-5'>配置</b>直接测试<b class='flag-5'>模式</b>的低功耗蓝牙器件应用说明

    如何将BQ35100配置为EOS模式

    电子发烧友网站提供《如何将BQ35100配置为EOS模式.pdf》资料免费下载
    发表于 09-11 10:03 0次下载
    如何将BQ35100<b class='flag-5'>配置</b>为EOS<b class='flag-5'>模式</b>

    易灵思Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数据流生成即可。 PS配置启动过程 这里以X1模式为例,PS的配置过程如下: (1)在启动
    的头像 发表于 07-23 08:48 704次阅读
    易灵思Trion <b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--update(6)

    FPGA配置模式有哪些?具体配置过程是怎样的?

    与CPLD不同,FPGA是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。那么是如何进行配置的呢?配置模式
    发表于 06-19 14:40

    想通过CYUSB3014配置xilinx FPGA,如何下载CYUSB3014的FPGA配置实用程序工具?

    你好 我想通过 CYUSB3014 配置 xilinx FPGA,如何下载 CYUSB3014 的 FPGA 配置实用程序工具? 谢谢。
    发表于 05-22 07:31

    AMD FPGA中MicroBlaze的固化流程详解

    AMD FPGA配置了适当的启动模式后,上电即会按该模式去加载配置文件。以7系列FPGA为例,
    发表于 04-25 12:49 581次阅读
    AMD <b class='flag-5'>FPGA</b>中MicroBlaze的固化流程详解

    适用于 Xilinx® MPSoC 和 FPGA的可配置多轨PMU TPS650864数据表

    电子发烧友网站提供《适用于 Xilinx® MPSoC 和 FPGA的可配置多轨PMU TPS650864数据表.pdf》资料免费下载
    发表于 04-01 09:58 0次下载
    适用于 Xilinx® MPSoC 和 <b class='flag-5'>FPGA</b>的可<b class='flag-5'>配置</b>多轨PMU TPS650864数据表

    TPS650864可配置多轨PMU适用于多核处理器、FPGA和系统的TPS650861可配置多轨PMU数据表

    电子发烧友网站提供《TPS650864可配置多轨PMU适用于多核处理器、FPGA和系统的TPS650861可配置多轨PMU数据表.pdf》资料免费下载
    发表于 03-07 09:06 0次下载
    TPS650864可<b class='flag-5'>配置</b>多轨PMU适用于多核处理器、<b class='flag-5'>FPGA</b>和系统的TPS650861可<b class='flag-5'>配置</b>多轨PMU数据表

    AMD Xilinx 7系列FPGA的Multiboot多bit配置

    Multiboot是一种在AMD Xilinx 7系列FPGA上实现双镜像(或多镜像)切换的方案。它允许在FPGA中加载两个不同的配置镜像,并在需要时切换。
    的头像 发表于 02-25 10:54 1361次阅读
    AMD Xilinx 7系列<b class='flag-5'>FPGA</b>的Multiboot多bit<b class='flag-5'>配置</b>