前言

ESD设计在芯片的可靠性中尤为重要，而其中电源的ESD钳位电路的设计对芯片的ESD表现的影响更为显著。本文简单介绍了电源的ESD钳位电路是如何影响芯片的ESD工作，以及介绍一种常用的电源ESD钳位电路。

电源ESD钳位电路在pin-to-pin ESD时的作用

图1 pin-to-pin ESD测试时的ESD电流通路（一个pin加ESD电压，另一个pin接地）

图1给出了pin-to-pin ESD测试时的ESD电流泄放通路，在进行该测试时，一个输入引脚被施加一个正向ESD电压，而其他的引脚中的一部分相对于该引脚接地，同时VDD和VSS浮空。输入PAD的正向ESD电压此时先通过输入保护二极管Dn1泄放电荷到VSS上，之后通过输出PAD上的NMOS泄放电荷到输出接地引脚。然而，在Dn1发生击穿以泄放ESD电流之前，ESD电流会通过正偏二极管Dp1流向浮空的VDD电源线，之后ESD电流会通过电源线流向IC的内部电路并通过内部电路泄放电荷到VSS，从而造成IC的损坏（如图1中虚线所示）。

造成上述结果的主要原因是图1中还没有考虑电源线之间的ESD保护，一般在电源之间常采用栅极接地NMOS（gate-grounded NMOS，GGNMOS）作为ESD钳位器件进行ESD过压保护，如图2所示。

图2 使用GGNMOS作为VDD与VSS之间的ESD钳位器件后，pin-to-pin ESD测试时的ESD电流通路

如图2所示电路，在进行pin-to-pin或者VDD-to-VSS的ESD测试时，VDD和VSS之间的ESD电压通过GGNMOS的snapback-breakdown现象被钳位，ESD放电通过GGNMOS完成，从而对IC内部进行了保护。同时，需要保证GGNMOS具有足够强的能力，足够快的速度处理绝大部分的ESD放电电流以避免IC内部电源线之间出现能够发生损坏的泄放电流。

电源ESD钳位电路设计

为了更高效地在内部电路被损坏之前钳位VDD和VSS之间ESD电压，可以采用如图3所示的ESD瞬态检测电路负责打开VDD和VSS之前ESD钳位NNMOS。ESD瞬态检测电路用来检测ESD的触发从而控制ESD钳位NMOS的栅压，因此ESD钳位NMOS通过栅极正电压被导通而不是漏极的snapback-breakdown，ESD钳位NMOS因此可以在内部电路被ESD过压损坏前被及时导通以对ESD电路进行泄放。

图3 使用ESD瞬态检测电路后，pin-to-pin ESD测试时的ESD电流通路

在pin-to-pin ESD发生时，ESD电流从输入pin流入浮空的VDD，浮空的VSS初始状态通过输出pin NMOS的寄生二极管Dn2和输出接地pin来偏置至“地”，因此，ESD瞬态检测电路被ESD电压偏置从而导通ESD钳位NMOS以提供VDD和VSS之前的短路路径来泄放ESD电流，ESD电流因此可以有效地通过Dp1，ESD钳位NMOS，Dn2这一路径进行泄放，如图3中的虚线所示。（工作在正偏下的器件可以支持比反偏时更高的ESD电流）。但是，当IC工作在正常供电的状态时，ESD钳位NMOS必须保持断开以避免VDD和VSS之前存在电流导致额外的功耗浪费。

图4 基于RC的ESD检测电路组成的电源ESD钳位电路

图4为一个常用的基于RC的ESD检测电路，该电路可在ESD电压出现在VDD和VSS之间时工作，而在IC正常供电时关闭，而为了实现上述功能，RC的时间常数一般被设计在0.1-1us的范围内（比ESD上电慢，比正常上电快）。

初始状态下，整个IC浮空且不供电，图4中的节点Vx和VG具有和VSS相同大小的电压。当VDD上出现ESD过压时，电容C将会被充电，Vx节点的电压因此升高。ESD过压触发的时间一般在10ns左右，因为RC电路的时间常数在us级别，因此Vx电压的升高远慢于VDD电压升高。由于Vx节点电压升高的延迟，Mp在这段延迟时间内导通并将ESD钳位NMOS的栅电压抬高，ESD钳位NMOS因此被导通来泄放从VDD到VSS的ESD电流，VDD和VSS之间的电压因此可以被钳位在很低的电压值，IC内部电路也因此被保护。ESD钳位NMOS导通的时间可以通过改变RC时间常数来进行调整。

在电路正常上电时，VDD上电时间一般在ms级，对如此慢的上电时间，Vx可以保持及时跟随VDD变化从而保证Mp断开，而Mn保持导通，VG因此保持为0V，ESD钳位NMOS因此可在VDD正常上电或者正常工作时保持关断，不会有额外的电流损耗。

然后，实际的放电通路还和电源ESD钳位电路与pin的距离有关，为了保证pin-to-pin ESD触发时图3所示的泄放通路总能在内部电路被损坏之前形成并泄放ESD电流，在电路设计时应该设计足够短的电源ESD钳位电路至pin之间的距离，或者是在pin之间插入足够多的电源ESD钳位电路。