“let”和define一样,也是可以带有参数的。
module abc; logic clk, x, y, j; logic [7:0] r1; let lxor (p, q=1’b0) = p^q; always @ (posedge clk) begin for (i = 0; i <= 256; i++) begin r1 = lxor( i ); //After expanding the ‘let’ instance, //this will be r1 = i ^ 1’b0; end end endmodule
在上面的例子中,“let”中包含2个参数“p”和“q”。
lxor(i)将i传递给“p”,"q"还是默认值1‘b0。
所以
r1 = lxor( i );
等价
r1 = i ^ 1’b0;
审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
ABC
+关注
关注
0文章
12浏览量
8903 -
Verilog编程
+关注
关注
0文章
3浏览量
1538
原文标题:SystemVerilog中带参数的“let”
文章出处:【微信号:芯片验证工程师,微信公众号:芯片验证工程师】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
SystemVerilog中的“const”类属性
SystemVerilog中可以将类属性声明为常量,即“只读”。目的就是希望,别人可以读但是不能修改它的值。
发表于 11-29 10:25
•2137次阅读
systemverilog------Let's Go
官方的一个systemverilog详解,很详细。推荐给打算往IC方面发展的朋友。QQ群374590107欢迎有志于FPGA开发,IC设计的朋友加入一起交流。一起为中国的IC加油!!!
发表于 06-02 09:47
SystemVerilog的断言手册
SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
发表于 07-22 14:12
•20次下载
基于SystemVerilog语言的验证方法学介绍
文章主要介绍《VMM for SystemVerilog》一书描述的如何利用SystemVerilog语言,采用验证方法学以及验证库开发出先进验证环境。文章分为四部分,第一部分概述了用Syst
发表于 05-09 15:22
•52次下载
SystemVerilog语言介绍汇总
作者:limanjihe https://blog.csdn.net/limanjihe/article/details/83005713 SystemVerilog是一种硬件描述和验证语言
SystemVerilog中$cast的应用
SystemVerilog casting意味着将一种数据类型转换为另一种数据类型。在将一个变量赋值给另一个变量时,SystemVerilog要求这两个变量具有相同的数据类型。
SystemVerilog中的Semaphores
SystemVerilog中Semaphore(旗语)是一个多个进程之间同步的机制之一,这里需要同步的原因是这多个进程共享某些资源。
Systemverilog中的Driving Strength讲解
在systemverilog中,net用于对电路中连线进行建模,driving strength(驱动强度)可以让net变量值的建模更加精确。
评论