Altium Designer走差分线出现网格是什么原因？
Altium Designer走差分线出现网格是什么原因？
答：如图1所示，在AD软件中走差分线出现网格主要是差分线的未耦合长度没有满足差分规则所导致的，未耦合长度指的是差分线中不满足差分间距的长度。
图 1 差分走线出现网格走线
当出现这种错误时，首先打开规则管理器查看规则所设置的未耦合长度为多少，如图2所示。因为在走差分时首尾两端或者在差分线进行打孔换层时是有一段差分线允许不满足耦合间距的，但这个长度不能过长，推荐设置为50mil，如图2所示。
图2 差分耦合长度设置
若检查规则之后，发现差分线未耦合长度大于所设置的规则值或者差分线中间部分出现网格报错，此时都需要调整差分线或重新进行差分走线，以满足差分规则。
Altium Designer 软件的自定义快捷键
Altium Designer创建异形铜皮
AD设置丝印到阻焊的间距，并分析丝印重叠对阻焊的影响
Altium Designer智能粘贴命令的使用教程
Altium Designer智能粘贴命令的使用教程
点击“阅读原文”查看更多干货文章
原文标题：Altium Designer走差分线出现网格是什么原因？
文章出处：【微信公众号：凡亿PCB】欢迎添加关注！文章转载请注明出处。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
pcb
+关注
关注
4319文章
23105浏览量
398074
原文标题：Altium Designer走差分线出现网格是什么原因？
文章出处：【微信号：FANYPCB，微信公众号：凡亿PCB】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
如何导入Altium Designer的原理图和PCB？
“ KiCad可以支持直接导入Altium Designer的原理图及PCB文件。与其它导入器不同，KiCad导入器可以直接导入源生的二进制文件(*.schdoc及*.pcbdoc)，而不需要像
altium designer原理图生成方法
以下是关于Altium Designer原理图生成方法的步骤： 准备工作 在开始绘制原理图之前，需要进行一些准备工作，包括： 1.1 安装Altium Designer软件：首先，确保
用THS4303进行零差探测设计，在给两个PD加一定功率的连续光后出现振荡，请问这是什么原因？
用THS4303做主放大器芯片，进行零差探测设计，电路如图：
但是在给两个PD加一定功率的连续光后出现振荡，振荡频率在570MHz，请问这是什么原因？
下图是频谱图，570M地方有很明显的振荡
发表于 08-21 08:02
Altium Designer 24.7.2版本新功能图解说明
Altium Designer 24.7.2 发布时间：2024年7月23日 Altium Designer 24.7.2 离线包 15天免费试用
ESP32C6 WiFi报文出现大量重传是什么原因导致的？
与 STA的距离很近，不存在信号差的情况，请问可能是什么原因导致的？
此外，虽然应用层每隔100ms请求发一次WiFi报文，但从wireshark捕获的报文看，报文的发送周期经常会出现比较大的波动，有时两个
发表于 06-06 07:55
高速信号差分线的技术优势
随着信息技术的飞速发展，高速信号传输已成为现代通信和数据处理中不可或缺的一环。在高速信号传输中，差分线技术因其独特的优势而得到广泛应用。本文将从差分线的基本原理、抗干扰能力、带宽容量、
关于32/64位Altium Designer与Access数据库兼容的问题
Database Libraries（Dblib）是一个功能强大的元器件管理方案，但对于32位和64位版本的Altium Designer在使用Microsoft Access作为后端数据库时是有区别的。
详细讲解Altium Designer 23的安装教程
在PCB设计中，软件的安装是我们迈出的第一步，接下来将详细讲解Altium Designer 23安装教程。
altium designer哪个版本稳定
Altium Designer是一款功能强大的电子设计自动化软件，用于电路设计和PCB布局，具有许多不同版本和更新。其中，Altium Designer 20是目前最新版本，但是稳定性
工商网监
评论