0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SystemVerilog中的Semaphores

芯片验证工程师 来源:芯片验证工程师 作者:芯片验证工程师 2022-12-12 09:50 次阅读

SystemVerilog中Semaphore(旗语)是一个多个进程之间同步的机制之一,这里需要同步的原因是这多个进程共享某些资源

举一个场景:SoC中的,CPUDMA都希望去访问相同地址的内存空间。实际的情况可能是CPU的访问覆盖DMA的访问,或者相反。

简而言之,这其中存在着冲突,这也是SystemVerilog中Semaphore的应用场景。

如果CPU访问某个地址,CPU会先锁住这块地址空间,等到CPU访问完成才会解锁,这个互斥锁可以通过Semaphore来实现。在CPU锁住这个块地址空间期间,DMA是无法访问的。

semaphore的相关用法如下:
1、声明一个旗语。

semaphore semaphore_name;

2、声明旗语中互斥锁的个数,默认是0。

function new (int keyCount = 0);

3、获取互斥锁,默认是1。

task get (int keyCount = 1);

4、回收互斥锁,默认是1.

function void put (int keyCount = 1);

5、获取互斥锁,默认是1。和get()的区别是try_get ( )是non-blocking的。

function int try_get (int keyCount = 1);

semaphore示例:

module sema;
 bit [7:0] mem [0:3];
 int i, data;
 semaphore s1;
 
 initial begin
 s1 = new (1); //Create semaphore with 1 key
 fork
 DMA_write;
 CPU_read;
 join 
 end
 task DMA_write; 
 if (s1.try_get(1)) //non-blocking. Locks (gets)
 $display($stime,,, "DMA gets a KEY from semaphore");
 else
 wait (s1.try_get(1)); 
 //DMA writes data
 for (i=0; i < 4; i++) begin
 mem[i] = $urandom;
 $display($stime,,, "DMA WRITE[%0d] = %0d",i,mem[i]);
 end
 #5; //do something else
 s1.put(1); //DMA releases (puts) the key
 $display($stime,,, "DMA puts the KEY into semaphore");
 endtask
 
 task CPU_read;
 #0; s1.get (1); //WAIT to get the key - blocking
 $display($stime,,, "CPU gets the KEY from semaphore");
 //CPU reads data
 for (i=0; i < 4; i++) begin
 data = mem[i];
 $display($stime,,, "CPU READ[%0d] = %0d",i,data);
 end
 
 endtask
endmodule

上面的例子中有两个并行的进程DMA_write和CPU_read。
一开始DMA拿到互斥锁后,写入4次。后面CPU拿到互斥锁后,再读取这些值。因为无法保证开始时刻DMA先拿到互斥锁,还是CPU拿到互斥锁,所以加上了#0

仿真log:

0 DMA gets a KEY from semaphore
 0 DMA WRITE[0] = 36
 0 DMA WRITE[1] = 129
 0 DMA WRITE[2] = 9
 0 DMA WRITE[3] = 99
 5 DMA puts the KEY into semaphore
 5 CPU gets the KEY from semaphore
 5 CPU READ[0] = 36
 5 CPU READ[1] = 129
 5 CPU READ[2] = 9
 5 CPU READ[3] = 99
 V C S S i m u l a t i o n R e p o r t

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10854

    浏览量

    211583
  • Verilog
    +关注

    关注

    28

    文章

    1351

    浏览量

    110075
  • System
    +关注

    关注

    0

    文章

    165

    浏览量

    36928
  • dma
    dma
    +关注

    关注

    3

    文章

    560

    浏览量

    100548

原文标题:SystemVerilog中的Semaphores

文章出处:【微信号:芯片验证工程师,微信公众号:芯片验证工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SystemVerilog的Virtual Methods

    SystemVerilog多态能够工作的前提是父类的方法被声明为virtual的。
    发表于 11-28 11:12 698次阅读

    SystemVerilog的“const”类属性

    SystemVerilog可以将类属性声明为常量,即“只读”。目的就是希望,别人可以读但是不能修改它的值。
    发表于 11-29 10:25 2135次阅读

    SystemVerilog的联合(union)介绍

    SystemVerilog ,联合只是信号,可通过不同名称和纵横比来加以引用。
    的头像 发表于 10-08 15:45 1386次阅读
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的联合(union)介绍

    systemverilog学习教程

    systemverilog的一些基本语法以及和verilog语言之间的区别。
    发表于 04-01 14:24

    Semaphores_Mutexes

    Semaphores_Mutexes
    发表于 01-25 10:34

    SystemVerilog Assertion Handbo

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    发表于 07-22 14:08 188次下载

    SystemVerilog的断言手册

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    发表于 07-22 14:12 20次下载

    SystemVerilog$cast的应用

    SystemVerilog casting意味着将一种数据类型转换为另一种数据类型。在将一个变量赋值给另一个变量时,SystemVerilog要求这两个变量具有相同的数据类型。
    的头像 发表于 10-17 14:35 2847次阅读

    SystemVerilog的操作方法

    SystemVerilog提供了几个内置方法来支持数组搜索、排序等功能。
    的头像 发表于 10-31 10:10 2805次阅读

    SystemVerilog可以嵌套的数据结构

    SystemVerilog除了数组、队列和关联数组等数据结构,这些数据结构还可以嵌套。
    的头像 发表于 11-03 09:59 1593次阅读

    SystemVerilog的package

    SystemVerilog packages提供了对于许多不同数据类型的封装,包括变量、task、function、assertion等等,以至于可以在多个module中共享。
    的头像 发表于 11-07 09:44 1247次阅读

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同数据类型的集合。
    的头像 发表于 11-07 10:18 2449次阅读

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄赋值和对象复制的概念是有区别的。
    的头像 发表于 11-21 10:32 902次阅读

    带你了解SystemVerilog的关联数组

    SystemVerilog,我们知道可以使用动态数组实现数组元素个数的动态分配,即随用随分
    的头像 发表于 06-09 09:46 7447次阅读
    带你了解<b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的关联数组

    Systemverilog的Driving Strength讲解

    systemverilog,net用于对电路连线进行建模,driving strength(驱动强度)可以让net变量值的建模更加精确。
    的头像 发表于 06-14 15:50 1561次阅读
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength讲解