0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

系统性良率问题取代随机缺陷成为先进工艺芯片制造主要问题

jt_rfid5 来源:光刻人的世界 作者:光刻人的世界 2022-12-13 10:06 次阅读

系统性良率问题正在取代随机缺陷,成为最先进工艺节点半导体制造中的主要问题,需要更多的时间、努力和成本来实现足够的良率。

良率是半导体制造中的终极秘密话题,但它也是最关键的,因为它决定了有多少芯片可以有利可图地出售。PDF Solutions的首席技术官 Andrzej Strojwas 说:“在较旧的节点上,当您开始批量生产时,您唯一需要担心的良率问题就是随机缺陷。”“大多数系统学将被淘汰,参数问题将得到控制。”

情况不再如此。Strojwas 解释说,系统缺陷和参数变化现在出现在早期生产中,需要积极的良率管理策略才能将产品良率提高到可接受的水平。“有时特定的布局模式会出现问题,”他说。“例如,在互连层面,您可能会遇到金属岛问题,这些问题会导致灾难性故障,如短路或开路。不幸的是,尽管人们对光学邻近校正(OPC)给予了很多关注,以确保打印的结构非常接近设计意图,但这些情况仍在发生。”

5b9197f2-7a1a-11ed-8abf-dac502259ad0.png

图1:分析以解决良率上升的设计系统问题。资料来源:先进制造公司

GlobalFoundries 最近在其寿命为两到三年的 14 纳米 finFET 移动产品的量产期间实施了良率改进方法。该公司表示,工艺、设计和布局之间的系统性缺陷是早期良率损失的主要原因。该流程(见图 1)将客户 GDS 文件与经过调整的从设计到硅的流程相结合,该流程根据历史学习中的弱点或缺陷评估良率损失。设计特征为模式匹配提供输入,计算过程开发期间捕获的薄弱点 (WP) 或夹点的出现次数。设计示意图根据产量影响对 WP 进行排名,并将其反馈到 NPI 工艺设置中。最关键的是,在 NPI 设置期间使用在线 CD、明场检查、电子束扫描、自动图案检查和工艺窗口鉴定对系统进行全面的工艺表征。根据这些发现实施修复,然后在晶圆上进行验证。

在一个例子中,GlobalFoundries 的工程师发现了一个中间线接触接触短路的薄弱点,“这与一个 7.5T 标准电池有关,双图案接触 (CA) – CA1 和 CA2 之间的边缘空间很小,晶圆边缘芯片丢失(>5%)(见图 2)。基于设计布局分析和图案匹配,实施了光学邻近校正 (OPC) 修复解决方案以扩大工艺余量并提高良率,如图 2g 所示。“CD 检查确认了整个过程窗口。”

5c07d25a-7a1a-11ed-8abf-dac502259ad0.png

图 2:通过光学 (a)、布局 (b、e) 和电子束 (d) 确认的触点短路已使用 OPC 进行校正,并通过更大的间距 (f) 和晶圆边缘良率增益 (g) 进行了验证。资料来源:IEEE ASMC

3D 计量和良率学习

最近最重要的变化之一是 3D 检测和计量学习的增加。finFET 和纳米片晶体管的采用发生在前端,而高级封装则需要在后端进行 3D 计量。

“我们看到的主要挑战实际上是 3D 复杂性,” Nova的首席技术官 Shay Wolfling 说。“所以这始于具有数百层的 3D NAND——而且不是一层,而是两层和三层。客户不仅对 CD 感兴趣,还对顶部 CD、中间 CD 和底部 CD 感兴趣——配置文件中的多个参数。堆叠纳米片的逻辑也是如此。”

例如,纳米片晶体管的三维测量和过程控制产生了一种新工具,即垂直移动光谱仪,Wolfling 将其描述为在传统 OCD 功能(散射测量)之上添加了干涉测量法。这项新技术为反射率测量带来了额外的相位信息,例如,这显着提高了纳米片晶体管中腔体和间距测量的准确性。

在 FEOL 中,同时使用了光学和电子束技术。西门子 EDATessent Group产品管理总监 Matt Knowles 说:“在晶体管级别采用环栅技术,你会在前端缺陷中引入更多的复杂性。”“已经完成了光学检测并正在应用电子束检测,但浇口的三维特性带来了重大挑战。”

具体而言,Knowles 强调布局模式系统缺陷的影响越来越大。“这是人们多年来一直面临挑战的领域,但在高级节点,图案复杂度更高,这些缺陷可能占良率的百分之几。因此,我们将 YieldInsights YMS 的机器学习与 PDF Solutions 的模式引擎相结合,以解决其中的一些问题。”

模式签名

在生产过程中,工程团队寻找可用于快速提高产量或减少产量限制事件影响的可操作数据。工具和处理问题通常在晶圆级模式中捕获,软件程序可以对其进行建模和自动识别。

良率管理系统中的机器学习可以分析晶圆级空间模式。例如,Skywater Technology 和 Onto Innovation 的工程师实施了基于 ML 的空间模式识别 (SPR) 引擎,以根除由于工艺或工具边际性导致的系统产量问题。该引擎主动生成高影响步骤的 Paretos,以更有效地识别产量限制事件的原因。“半导体行业对采用 SPR 并不陌生,”SkyWater Technology 的 David Gross 说。“然而,有效利用 SPR 结果来加快确定根本原因和采取纠正措施仍然是一个挑战。”

5c1c13be-7a1a-11ed-8abf-dac502259ad0.png

图 3:三个月的未知模式学习结果。资料来源:IEEE ASMC

产量改进方法从基于 ML 的基于数月生产数据的模式自动发现开始(见图 3)。工程师将模式样本添加到库中,而库和配方设置组合用于改进跨多个产品和层的模式识别。在生产中,当晶圆检测、计量和探测数据被输入良率管理系统时,SPR 引擎会检测具有空间特征的晶圆并对其进行分类。根据工程师的监控标准,采取自动行动,例如电子邮件警报、自动报告等。

SPR 引擎识别出三种未知图案,包括光刻条纹、两个边缘带和一个中心簇。“光刻条纹可能是由于光罩污染或检查配方敏感性问题造成的。但是,执行 Repeater 和 Event Reports 等深入分析可以快速找出根本原因。”生产中的产量限制模式仪表板(见图 4)被发现可以提高工程生产力 (+25%),方法是突出显示有助于产量限制警报条件的工艺工具,从而实现快速反应和恢复。

5c4047e8-7a1a-11ed-8abf-dac502259ad0.jpg

图 4:通过将设备研究信息与 AOI 图像相结合,使用仪表板定期监测缺陷模式将工程生产力提高了约 25%。资料来源:IEEE ASMC

Skywater 的其他案例研究确定了受特定空间模式影响的所有晶圆,从而无需进行耗时的手动分类。SPR 引擎还可以在完全影响之前捕获已知的故障模式,例如晶圆上呈风车状的蚀刻薄片,其实时警报会通知工程师组件需要更换。该团队得出结论,SPR 引擎有助于勾勒出偏移范围并将内联签名与限制产量的缺陷相关联。

可操作的数据

更好的数据分析程序有助于更好地利用缺陷和故障数据。“我们看到的一个大趋势是,为了让缺陷数据更容易获得和操作,人们在生产中运行更多的批量诊断,”Knowles 说。“过去,只有几家大公司收集并分析了他们所有的故障数据。其他客户在新产品推出或某些良率问题的临时基础上这样做。但现在,所有客户都变得更加主动。他们必须这样做,因为他们不能忍受持续一周或更长时间的收益率波动。”

缺陷隔离是一项持续的挑战,尤其是当缺陷被隐藏时(见图 5)。“在前端,你有两种功能截然不同的工具,”诺尔斯说。“第一个检测工具非常快速地扫描整个晶圆,寻找所有污染物和缺陷。然后,审查工具会提供非常高分辨率的图像,很可能就是您要查找的缺陷。”他指出,审查分析已缩短到大约 10 分钟。

然而,陈指出,抽样程序正在发生变化。旧例程不足以捕获所有致命缺陷,尤其是在汽车和服务器芯片中,可接受的缺陷水平低于 ppm。因此,公司必须投资于工具以提高产量,例如使用 TSMC 的 CoWoS 的 HBM 内存堆栈。他指出了一种范式转变,从在少数芯片上产生 ppm 速率的旧采样率到具有数千个具有复合故障率的设备的现代汽车系统。“在服务器单元或高性能人工智能芯片中,投资回报率更具吸引力。但是对于外包制造,任何影响生产力的事情,比如额外的检查步骤,都需要一个整体的行业解决方案。”

5c5b1906-7a1a-11ed-8abf-dac502259ad0.jpg

图 5:100% X 射线缺陷检测(左排图像)之后是审查(中)和横截面验证(右),以隔离 HBM 中光学技术可能遗漏的隐藏缺陷。资料来源:Bruker

Bruker对芯片连接后的 X 射线检查和审查的采样率和自动反馈进行了研究,以确定最佳采样率、良率增益和偏移持续时间(见图 6)。“我们对 HBM 隐藏缺陷的分析表明,您可以通过进行 30% 的采样来显着减少偏移时间,这会产生大约 7 天的偏移时间。一直到 100% 采样可将产量提高 1.7%,并将偏移时间缩短至 2 天。”

快速计量过程反馈是将缺陷率提高到 100 ppb 水平的关键。“对于自动反馈,仅仅提高采样率是不够的,”Bruker 说。“实际上,您需要提供更多反馈才能在工艺窗口内进行自动更正,以将事情保持在工艺规范内。”

5c7a4876-7a1a-11ed-8abf-dac502259ad0.png

图 6:30% 的采样率将偏移时间减少到 7 天。最终,采样率达到收益递减点。资料来源:Bruker

工程师识别可操作数据的方法之一是通过故障缺陷分类 (FDC) 程序。FDC 使用过程工具上的传感器数据和监控数据来自动对故障进行分类。“我们在工艺工具和计量系统上做越来越多的 FDC,” Onto Innovation软件产品管理总监 Mike McIntyre 说。“例如,有一种最著名的方法是将 FDC 放在您的计量工具上,从而实现车队匹配,从而能够确保它们每天的行为始终如一。这样您就不必依赖校准标准来确保计量测量处于受控状态。因此,我们正在引入这种学习,我们可以开始研究工具上的固有信号。”

但越来越多的工具上的传感器数量在增加,因此维护和分析来自过程监视器的所有数据的成本也在增加。并且需要在整个产品生命周期中从一开始就跟踪缺陷。

数据分析和生命周期管理

晶圆厂、组装和测试设施的数据管理有两个方面——历史数据和日常运营产生的实时数据。Synopsys硅生命周期管理高级产品营销经理 Guy Cortez 表示:“在宏观层面上,随着先进节点的出现,需要分析的数据量确实发生了阶跃函数变化。”“这些工具必须能够很好地处理架构,以执行容量分析、跟踪实时和历史数据以了解产量问题,从而支持实时行动。”

半导体加工中的数据管理挑战可以简化,尤其是从真正重要的方面来看——半导体材料或芯片。“在 Onto,我们查看数据,我们基本上发现它都符合三个向量之一,”麦金泰尔说。“它要么是与正在生产的材料相关的矢量,要么是与在材料上执行功能的设备相关的矢量,要么是与应用于影响材料的工具的过程相关。所以所有数据都属于这三个桶之一。这有助于我们组织数据进行分析。”

从设计方面来看,内存设计和制造都得益于自我修复机制。现在,在某种程度上,类似的技术正在应用于逻辑器件。“在制造设计中,我们正在将 BiST 扩展到自我修复,就像我们对记忆所做的那样,然后是其他块。现在我们正在为接口 IP、重新配置、校准、流式传输等进行现场改进技术,”Synopsys 首席架构师兼研究员 Yervant Zorian 说。“但将工具相互链接是我们在 LCM 中所做的较新的事情,因为有了传感器监视器,芯片内部的修复系统可以一直延伸到云端的分析。因此,我们不会将分析与片上资源分开。我们正在将它们相互连接和关联,并进行优化。”

结论

系统性缺陷在最近的工艺节点中明显占主导地位,推动了对涉及空间模式识别、实时报告和缺陷识别以及工具问题自动建议的更复杂良率管理程序的需求。机器学习和数据分析程序正在帮助加快新节点和生产过程中产量上升的根本原因分析。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50383

    浏览量

    421717
  • NAND
    +关注

    关注

    16

    文章

    1677

    浏览量

    136006
  • 晶体管
    +关注

    关注

    77

    文章

    9629

    浏览量

    137825

原文标题:【半导光电】系统性良率,成为先进工艺芯片制造主要问题

文章出处:【微信号:今日光电,微信公众号:今日光电】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    晶圆制造限制因素简述(1)

    。累积等于这个单独电路的简单累积fab计算。请注意,即使有非常高的单个站点,随着晶圆
    的头像 发表于 10-09 09:50 401次阅读
    晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素简述(1)

    浅谈影响晶圆分选的因素(2)

    在晶圆制造率部分讨论的工艺变化会影响晶圆分选。在制造区域,通过抽样检查和测量技术检测
    的头像 发表于 10-09 09:45 380次阅读
    浅谈影响晶圆分选<b class='flag-5'>良</b><b class='flag-5'>率</b>的因素(2)

    晶圆制造限制因素简述(2)

    硅晶圆相对容易处理,并且良好的实践和自动设备已将晶圆断裂降至低水平。然而,砷化镓晶圆并不是那么坚韧,断裂是主要的晶圆限制因素。在砷化镓制造线上,电路的售价很高,通常会处理部分晶圆。
    的头像 发表于 10-09 09:39 410次阅读
    晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素简述(2)

    光刻工艺的基本知识

    在万物互联,AI革命兴起的今天,半导体芯片成为推动现代社会进步的心脏。而光刻(Lithography)技术,作为先进制造中最为精细和关键的工艺,不管是半导体
    的头像 发表于 08-26 10:10 624次阅读
    光刻<b class='flag-5'>工艺</b>的基本知识

    广立微INF-AI助力格科微产品提升

    AI技术在半导体设计、制造和优化等方面的应用日益深入。在设计阶段,AI可以通过机器学习算法,提高芯片性能和能效。在制造过程中,AI用于预测和检测缺陷,优化生产流程,快速提升
    的头像 发表于 07-27 10:37 719次阅读
    广立微INF-AI助力格科微产品<b class='flag-5'>良</b><b class='flag-5'>率</b>提升

    半导体工艺之生产力和工艺

    晶圆实际被加工的时间可以以天为单位来衡量。但由于在工艺站点的排队以及由于工艺问题导致的临时减速,晶圆通常在制造区域停留数周。晶圆等待的时间越长,增加了污染的机会,这会降低晶圆分选
    的头像 发表于 07-01 11:18 766次阅读
    半导体<b class='flag-5'>工艺</b>之生产力和<b class='flag-5'>工艺</b><b class='flag-5'>良</b><b class='flag-5'>率</b>

    三星3nm芯片低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,其最新的Exynos 2500芯片在3nm工艺上的生产持续低迷,目前仍低于20%,远低于行业通常
    的头像 发表于 06-24 18:22 1460次阅读

    三星3纳米不足60%

    三星近年来在半导体制造领域持续投入,并力争在先进制程技术上取得突破。然而,据韩媒报道,三星在3纳米制程上的问题似乎仍未得到有效解决,这对其在市场上的竞争力构成了一定的挑战。 据百能
    的头像 发表于 03-11 16:17 400次阅读

    芯片制造流程及产生的相关缺陷芯片缺陷检测任务分析

    芯片生产制造过程中,各工艺流程环环相扣,技术复杂,材料、环境、工艺参数等因素的微变常导致芯片产生缺陷
    的头像 发表于 02-23 10:38 1867次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>制造</b>流程及产生的相关<b class='flag-5'>缺陷</b>和<b class='flag-5'>芯片</b><b class='flag-5'>缺陷</b>检测任务分析

    品学习在高制造业中缺陷检测的应用

    电子制造行业正逐步迈向高度“数智化”时代,越来越多的企业开始采用AI机器视觉技术进行缺陷检测和品质管控。由于良品率极高,在大量正常的产品中,收集缺陷样本既耗时又低效。而模拟制造
    的头像 发表于 01-26 08:25 670次阅读
    <b class='flag-5'>良</b>品学习在高<b class='flag-5'>良</b><b class='flag-5'>率</b><b class='flag-5'>制造</b>业中<b class='flag-5'>缺陷</b>检测的应用

    专家访谈丨中国“芯”饱受之痛,芯片制造该如何破局?

    芯片被称为信息产业的粮食和“大脑”,是信息社会的基石,在信息化、智能化不断加快的今天,芯片已经成为战略、基础产业。可以说,
    的头像 发表于 01-16 15:20 760次阅读
    专家访谈丨中国“芯”饱受<b class='flag-5'>良</b><b class='flag-5'>率</b>之痛,<b class='flag-5'>芯片</b><b class='flag-5'>制造</b>该如何破局?

    高频基频(HFF)晶体芯片制造工艺

    制造工艺晶体芯片
    Piezoman压电侠
    发布于 :2024年01月02日 17:28:57

    先进封装RDL-first工艺研究进展

    随着摩尔定律逐步达到极限,大量行业巨头暂停了 7 nm 以下工艺的研发,转而将目光投向先进封装领域。其中再布线先行( RDL-first ) 工艺为先进封装技术的重要组成部分,因其具
    的头像 发表于 12-07 11:33 2087次阅读
    <b class='flag-5'>先进</b>封装RDL-first<b class='flag-5'>工艺</b>研究进展

    芯片缺陷是什么?芯片缺陷检测做什么?芯片缺陷检测怎么做?

    芯片生产制造过程中,各工艺流程环环相扣,技术复杂,材料、环境、工艺参数等因素的微变常导致芯片产生缺陷
    的头像 发表于 11-30 18:24 2589次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>缺陷</b>是什么?<b class='flag-5'>芯片</b><b class='flag-5'>缺陷</b>检测做什么?<b class='flag-5'>芯片</b><b class='flag-5'>缺陷</b>检测怎么做?

    广立微发布业界领先的可测设计自动化和诊断解决方案

    解决痛点 随着集成电路工艺越渐复杂,芯片设计规模越来越大,在生产过程中产生缺陷和出现问题的概率也就越来越高。为了达到DPPM(百万分比的
    的头像 发表于 11-26 09:07 954次阅读
    广立微发布业界领先的可测<b class='flag-5'>性</b>设计自动化和<b class='flag-5'>良</b><b class='flag-5'>率</b>诊断解决方案