模拟前端时序、ADC时序和数字接口时序中的信号链考虑因素

本文介绍了在低功耗系统中降低功耗同时保持测量和监控应用所需的精度的时序因素和解决方案。它解释了当所选ADC是逐次逼近寄存器（SAR）ADC时影响时序的因素。对于Σ-Δ（∑-Δ）架构，时序考虑因素有所不同（请参阅本系列文章的第1部分）。本文探讨了模拟前端时序、ADC时序和数字接口时序中的信号链考虑因素。

模拟前端时序注意事项

图1中的这三个模块可以从模拟前端（AFE）开始独立查看。信号链的类型会改变AFE，但有一些常见的方面可以适用于大多数电路。

图1.多路复用SAR ADC的AFE时序考虑因素

图2显示了构成AFE的AD4696 SAR ADC、外部放大器和低通滤波器。AD4696是一款16位、1 MSPS多路复用SAR ADC，具有轻松驱动™功能。虽然需要外部放大器和电路与外部传感器连接，但 Easy Drive 模拟输入高阻模式和参考输入高阻模式等功能降低了模拟输入和参考驱动要求。在高功率应用中，SAR ADC的抗混叠滤波器设计需要具有侵略性，但对于低带宽信号采样（典型的低功耗应用），滤波器设计要求较低。Σ-Δ架构的好处是，我们可以依靠数字滤波器来确定频率响应，并使用外部抗混叠滤波器在调制器频率下进行滤波。在没有过采样和固有滤波特性的情况下，需要一个外部模拟低通滤波器，以防止采样速率以上存在的任何高频信号混叠到通带中。低通滤波器还用于降低来自模拟前端电路的宽带噪声，减少模拟输入端发生的非线性电压反冲，并保护模拟输入免受过压事件的影响。同样的原则也适用于时间考虑。请参阅文章“低功耗精密信号链应用最重要的时序因素是什么？第 1 部分。

SAR ADC在采样时集成了采样保持机制，该机制是一个开关和一个电容，用于捕获输入信号，直到收集到转换。

图2.AD4696 SAR ADC，内置外部反冲RC滤波器和驱动器放大器。

放大器级的设计是一个两步过程。第一步是选择信号调理放大器和外部抗混叠级，类似于本系列文章第1部分中讨论的内容。下一步是选择一个外部驱动放大器（其带宽由增益决定;请记住，存在功率与带宽的权衡），该放大器将缓冲信号调理抗混叠滤波器输出并驱动ADC输入。下一步是设计采用总电容C的反冲滤波器内线+ C代数转换器作为我们滤波器的总电容。

多路复用SAR ADC在模拟输入通道之间切换时存在反冲问题。每次闭合开关时，电容内部电压（C代数转换器） 可能与先前存储在采样电容器上的电压不同 （C内线).当这些开关由于差异而闭合时，会发生电压毛刺。能量将在它们之间共享，电容器端子之间测量的电压将减半。该 C内线和 C代数转换器值会影响滤波器设计，在设计电路时需要考虑这些值。AD4696数据手册详细介绍了反冲和ADC驱动器的选择。此外，还提供ADC驱动器工具以及有用的培训视频。

图3.高阻模式对反冲的影响。

AD4696内置模拟输入高阻态模式。这显著降低了电压反冲幅度，如图3所示。模拟输入高阻态模式还降低了前端放大器和AD4696模拟输入之间的串联电阻引起的性能下降，与传统的多路复用SAR ADC相比，允许外部RC滤波器中的电阻更大。使用较大的 R内线使用较小的 C内线减轻了放大器稳定性问题，而不会显著影响失真性能，尽管C内线如果使能内部过压保护箝位以避免稳定性问题，则建议最小值为 500 pF。图3显示，我们可以更快地对所需信号进行采样，从而加快系统时序。

ADC 时序考虑因素

选择的ADC将取决于系统中的重要内容。有许多文章触及了在性能方面更适合的主题，并比较了 SAR 和 Σ-deltas 技术。在低功耗领域，SAR和Σ-Δ测量相似信号之间存在大量重叠。有一点很清楚，SAR时间更易于理解。

图4.AFE SAR 时间考虑因素。

SAR ADC在某个时间点对输入进行采样，由采集阶段和转换阶段组成。在采集阶段，采样保持网络或内部电容网络正在充电（图 2）。在转换阶段，电容阵列切换到比较器网络，并修改DAC上的权重，直到达到与模拟输入对应的代码。

图5.典型的SAR ADC时序。

数据手册中规定了最大转换时间，AD4696的最大转换时间为415 ns。采集信号的最短转换时间为1715 ns，这是AD4696在500 kSPS下工作的采集时间。转换之间的时间是吞吐率。

就时序而言，与SAR ADC相关的主要权衡是功耗与ADC采样速率的关系。SAR ADC的优点是采样速率和电源电流之间存在直接线性关系，这意味着它可以根据目标信号的带宽进行扩展。内部ADC内核在两次转换之间关断，因此在较低采样速率（例如10 kSPS）下工作时，AD4696的典型功耗为0.17 mW，而1 MSPS时功耗为8 mW，因此该器件适合采样速率较低的电池供电应用。

图6.VDD电流与采样率。

图 6 显示了 VDD当前。如果我们将AD4696的采样速率降低到低于100 kSPS的范围内，而不是在500 kSPS范围内工作，则我们的DD电流从近 2.5 mA 降至 0.5 mA。如果我们将电流进一步降低到10 kSPS，我们的典型IDD电流将降低到42 μA。电流的增加速率是线性的。所有数字和模拟电源电流均以类似的线性方式缩放，这使得SAR ADC成为使用同一器件测量DC-AC信号的有吸引力的提议。

数字接口时序注意事项

AD4696有几个传统上与SAR ADC相关的特性，可以帮助低功耗信号链设计人员实现额外的节能，但具有时序影响。

图7.SAR 数字接口时序注意事项。

与Σ-Δ架构相比，SAR ADC的吞吐速率更容易 计算为过滤器延迟不需要考虑：

CHs = 启用的通道数。

周期时间是CNV上升沿转换之间的时间，由采集和转换阶段的组合组成，但可能存在重叠。ADC可以在转换阶段仍在进行时开始采集信号。SAR ADC上的采样间隔时间可以描述为周期时间t中青或采样率时间 t锶.

t转换= 转换时间 tACQ= 采集时间

t中青= t锶= 采样频率的倒数，采样间隔时间

转换发生的采样时刻由CNV信号上升沿控制。在大多数模式下，这是由外部信号提供的。AD4696还具有片内自动循环模式，可在内部生成转换开始信号。此信号启动转换。AD4696提供多种时序控制器模式，允许用户以预定义的方式选择转换的顺序和配置，或者在不中断转换的情况下即时控制序列中的下一个通道。

数字主机必须在下一次转换开始之前读回数据。因此，对于高速信号，SCK频率必须足够快，以便在下一个CNV上升沿之前从AD4696 SPI读回数据（或在自动循环模式下进行内部转换启动信号）。更快的采样率需要更快的SCK频率，因为转换之间的时间更短。

所需的最小SCK频率是采样速率、SPI帧长度（以位为单位）和所用串行数据输出模式的函数。给定样本的转换结果在下一个转换阶段开始之前可用。因此，SCK频率必须足够快，以便在下一个CNV上升沿（或启用自动循环模式时的内部转换启动信号）之前从AD4696 SPI读取数据。

多个SDO数字输出

AD4696系列还包括双通道SDO和四通道SDO模式。在这些模式下，ADC结果在SDO和额外的GPIO引脚上并联。这些模式通过将每个SCK周期SPI上输出的位数增加一倍或四倍，显著降低给定采样速率所需的SCK频率。这降低了对微控制器的要求，当以1 MSPS进行转换时，将所需的时钟从32 MHz SPI时钟降低到16 MHz SPI时钟。

每个转换模式帧所需的 SCK 周期数 （NSCK） 是每帧位数 （N ） 的函数位） 和串行数据输出的数量 （N性别歧视条例):

其中 N性别歧视条例单 SDO 模式为 1，双 SDO 模式为 2，四 SDO 模式为 4。

转换模式 SPI 帧的开始不得发生在 t 之前转换时间已过，必须尽早完成以遵守最低要求南科华网规范。在转换模式下完成SPI帧的时间量（t框架） 的计算方法如下：

t框架= t中青– 吨CONVERT_max– 吨南科华网

其中 t中青是采样周期，tCONVERT_max是最大值，t转换是规范，并且南科华网是 SCK 至 CNV 上升沿延迟规范。

该 fSCK是 T 的函数框架和 NSCK.

AD4696数据手册附表，其中给出了最小SCLK频率与几种采样速率的关系示例。

自动循环模式

传统上，对于电压或电流电平监控应用，SAR ADC需要主机控制器连续发出转换信号以进行转换。系统需要检查数据的阈值，并根据这些级别做出决策。这不节能，因为这意味着主机需要不断转换。AD4696可配置为根据用户编程的通道序列进行自主转换。

自动循环模式是用于监视模拟输入的绝佳模式。转换周期有多种选择，范围从10 μs（100 kSPS采样率）到800 μs（1.25 kSPS采样率）。此模式可与阈值和滞后检测警报结合使用，这些警报可基于每个通道进行配置，以减少数字主机系统的开销。在这种情况下，主机控制器可以进入低功耗状态，只有在触发电平时收到AD4696的中断时才会上电。

过采样

过采样和抽取是Σ-Δ架构固有的，如本系列文章的第1部分所示。AD4696 SAR ADC内置过采样和抽取引擎，可进一步降低噪声。它有效地对连续的ADC样本求平均值，以产生具有更高有效分辨率和更低噪声的过采样结果。AD4696的过采样比（OSR）每增加4倍，有效位数就会增加1位。

这在测量需要更高精度的低功率信号链应用中的较慢移动信号（例如温度）时特别有用。

其中 t样本= 采样周期，t中青= 周期时间（1/采样率），OSR = 过采样率（可编程值介于 4 和 64 之间）。

与Σ-Δ型ADC类似，需要在性能和速度之间进行权衡。

主题	时序注意事项	低功耗信号链影响
抗混叠滤波器	可能存在影响首次转化结果的延迟	与高速信号链相比，所需的强滤波更少
高阻态模式	切换通道时减少反冲时间	功率随采样率缩放;更少的外部电路
电流与采样率	降低功耗会降低采样率	降低采样率会降低功耗
自动循环模式	软件可配置的内部转换启动	主机控制器可以进入低功耗状态
双SDO和四SDOSDO	在更高的采样率下，回读单个SDO无法实现的所有数据	额外电路和数据速度之间的权衡
过采样	样本之间的间隔随着过采样的增加而增加	提高OSR可提高噪声和分辨率性能

低功耗精密平台

随着全球能源成本趋势的增加，我们了解了能源使用对自然界的影响，系统设计人员正在努力以降低功率预算实现精度。研究和找到可用的最低功耗组件可能很困难。ADI公司采用我们功耗最低的精密元件，并提供一站式信号链和电路，为系统设计人员提供最新的产品，从而简化设计过程。

图8.精密低功耗信号链网页。

示例：低功耗SAR信号链

许多应用需要在大直流失调或共模电压之上测量小信号。如果系统的目的是监测工业环境中的流量或进行生物电势测量，则该方法存在重叠。这些信号通常需要交流耦合来消除较大的失调以及偏置和增益，以最大化ADC的动态范围。

我们的低功耗精密信号链包括为此类应用选择哪些器件的建议。

图9.信号链示例。

此外，集成知识专有技术 （KWIK） 电路提供更深入的电路分析以及有关最新组件选择的最新建议。

流量信号链示例

举个例子，我们想设计一个大型多重测量系统，其中包括使用图10所示的KWIK电路进行流量测量。

（A） 我想以 1 kSPS 的速度运行 10 个流量传感器。SAR 还是 sigma-delta 是更好的选择？

（B） AFE的时间考虑是什么？

图 10.流量测量信号链KWIK电路。

一个。SAR（AD4696）与信号调理所需的AD8235和ADA4505-2放大器是最佳选择，因为我们可以使用外部转换信号或自动循环模式以10 kSPS运行10个通道。

B.在这种情况下，AD4505-2放大器的响应与增益的关系将决定被测信号的带宽，而不是抗混叠滤波器的响应。高阻态模式将减轻输入放大器性能的压力，使设计人员能够选择低功耗放大器。选择图10中的元件是因为其超低功耗性能。

结论

在设计高分辨率低功耗数据采集系统时，可能很难找到功耗最低的元件，而ADI公司的精密低功耗信号链是低功耗设计的起点。在形成采用Σ-Δ和SAR架构作为其核心ADC的信号链时，必须谨慎理解时序上的权衡和差异。

与传感器或目标信号接口时，模拟前端时序需要考虑芯片级启动、传感器偏置、外部滤波和元件选择。抗混叠滤波器对SAR ADC的要求更高，因为Σ-Δ型ADC具有与其设计相关的固有采样。在AFE上，Σ-Δ型ADC集成了PGA，而高阻态模式等SAR技术正在放宽对外部放大器电路的驱动要求。

当我们考虑Σ-Δ型ADC架构时，过采样和抽取以及滤波器延迟会影响吞吐速率，尤其是在多个通道上转换时。另一方面，由于采用逐次逼近方法，SAR吞吐量的计算更加简单，其附加好处是采样速度越慢，转换时消耗的电流越低。

Σ-Δ AD4130-8数字时序的复杂性促使ACE软件时序工具的开发。这些可用于简化理解并帮助计算通道吞吐率。同一器件具有占空比、FIFO和待机模式等定时功能，以帮助延长电池寿命，但在针对特定吞吐速率时，在考虑可实现的有效分辨率时必须小心。

当我们检查像AD4696这样的SAR ADC时，我们可以在更高的采样频率下进行采样。这有其优势，但这意味着数字时间框架，t框架，其中您需要回读的较小，这意味着需要更快的SPI时钟速度。