0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计中信号完整性SI的重要性

电磁兼容EMC 来源:电源Fan 作者:蒲菠 2022-12-14 09:23 次阅读

之前在设计板卡时,只是听过相关的概念,但是未真正去研究关于SI相关的知识。将之前看过的一些资料整理如下:

1、信号完整性分析

与SI有关的因素:反射,串扰,辐射。反射是由于传输路径上的阻抗不匹配导致;串扰是由于线间距导致;辐射则与高速器件本身以及PCB设计有关。

传输线判断

先解释一下什么是高速电路:信号的最高频率成分是取决于有效频率,而不是周期频率。

高速电路的定义是根据信号的有效频率来计算的,在现实世界中,任何信号都是由多个频率分量的正弦波叠加而成的。定义各正弦波分量的幅值为VN,则VN = 2 / (3.14 x N),可见各级谐波分量的幅值与频率成反比。现实信号,随着频率的升高,其各级谐波分量的幅值比理想方波中相同频率正弦波分量的幅值下降的更快,直到某级谐波分量。其幅值下降到理想方波中对应分量的70%(即功率下降到50%),定义该谐波分量的频率为信号的有效频率,其计算公式为:Fknee = 0.5 / Tr(10% ~ 90%),其中Tr(10% ~ 90%)为信号上升沿部分的10%~90%,一般在数据手册中都会给出相应的时间。如图中所示的t3。

2cc5f5da-7b41-11ed-8abf-dac502259ad0.jpg

某手册输出信号上升时间

利用判断高速信号的公式,所以对于高速和低速的区分,需要考虑信号频率和传输路径长度。

判断步骤:

1)获得信号的有效频率Fknee 和走线长度 L;

2)利用Fknee 计算出信号的有效波长λknee,,即λknee = C /Fknee ;

3)判断L与1/6 x λknee之间的关系,若L > 1/6 x λknee,则信号为高速信号,反之为 低速信号;

其中λknee = C / Fknee;其中C是比光速略低的速度,Fknee = 0.5 / Tr(10% ~ 90%),还需注意的是,若是对于百兆频率的信号,若是没有现成的板子,可以对有效频率Fknee进行估算, Fknee 约为 7倍的Fclock(信号的周期)。

若L > 1/6 x λknee,则视为传输线,传输线必须考虑在传输过程中可能由于阻抗不匹配导致信号的反射问题。

反射公式

信号的反射ρ = (Z2 -Z1)/(Z2 +Z1);

其中Z2 为反射点之后的线路阻抗;Z1为反射之前的线路阻抗;

ρ 的可能存在值±1,0,当为0时全部吸收,当为±1时则发生反射。信号的反射由始端、传输路径、终端阻抗的不匹配导致。

降低反射方法

为了尽可能降低信号的反射,那么需要Z2 和Z1尽可能相近。有几种方法进行阻抗匹配:发送端串联匹配,接收端并联匹配,接收端分压匹配,接收端阻容并联匹配,接收端二极管并联匹配。

2cd8efb4-7b41-11ed-8abf-dac502259ad0.jpg

2cf16fd0-7b41-11ed-8abf-dac502259ad0.jpg

2d0f159e-7b41-11ed-8abf-dac502259ad0.png

2d248708-7b41-11ed-8abf-dac502259ad0.jpg

3)接收端分压匹配

2d3e82e8-7b41-11ed-8abf-dac502259ad0.jpg

4)接收端阻容并联匹配

优点:功耗较小;

缺点:存在接收端高低电平不匹配情况,由于电容的存在,会使信号的边沿变化变缓。

2d5a6080-7b41-11ed-8abf-dac502259ad0.jpg

2、信号回路

2d803c06-7b41-11ed-8abf-dac502259ad0.jpg

信号回路主要包括两个路径,一个是驱动路径,一个是回路路径,在发送端、传输路径、接收端测得的信号电平,实质上是该信号在驱动路径和返回路径上对应位置的电压值,这两条路径都非常重要。

要提供完整的回流路径,需要注意以下几点:

1.信号换层时,最好不要改变参考层,若信号的换层时从信号层1换到信号层。参考层都是底层1,在这种情况下,返回路径无需换层,即信号的换层对其反回路径无影响。

2.信号换层时,最好不改变参考层的网络属性。也就是信号1开始的参考层是电源层1/地层1,经过换层之后,信号1的参考层是电源层2/地层2,其参考层的网络属性未变,都是GND或电源属性,可利用附近的GND或者电源过孔实现反回路径的通路。这里在高速情况下,过孔的容抗和感抗也是不能忽略的,这种情况下,尽量减小过孔,减小过孔本身产生的阻抗变化影响,减小对信号回流路径的影响。

3.信号换层时,最好在信号过孔附近增加一个与参考层同属性的过孔。

4.若换层前后,两层参考层的网路属性不同,要求两参考层相距较近,减小层间阻抗和返回路径上的压降。

5.当换层的信号较密集时,附近的地或者电源过孔之间应保持一定距离,换层信号很多时,需要多打几个对地或者对电源的过孔。

3、串扰

解决串扰的办法是,高速信号,时钟信号,其他数据信号等,间距满足3W原则。

2d8fab8c-7b41-11ed-8abf-dac502259ad0.png

2da5ae28-7b41-11ed-8abf-dac502259ad0.png

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4292

    文章

    22760

    浏览量

    393125
  • 阻抗
    +关注

    关注

    17

    文章

    920

    浏览量

    45695
  • 信号完整性
    +关注

    关注

    68

    文章

    1374

    浏览量

    95157
  • 高速电路
    +关注

    关注

    8

    文章

    153

    浏览量

    24198
  • 高速器件
    +关注

    关注

    0

    文章

    9

    浏览量

    2987

原文标题:PCB设计中越早解决效率越高的关键——信号完整性(SI)[20221214]

文章出处:【微信号:EMC_EMI,微信公众号:电磁兼容EMC】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    什么是信号完整性SI信号完整性设计的难点

    信号完整性(Signal Integrity,SI)是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传输到接收端,我们就称
    的头像 发表于 09-28 11:27 1826次阅读
    什么是<b class='flag-5'>信号</b><b class='flag-5'>完整性</b><b class='flag-5'>SI</b>?<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计的难点

    PCB Layout and SI 信号完整性 问答专家解答(经典资料18篇)

    (详细分析,经典!) 基于Protel99的电路板(PCB)信号完整性(SI)分析 信号完整性-
    发表于 12-25 09:49

    高速电路设计中信号完整性分析

    在高速电路设计中信号完整性分析由于系统时钟频率和上升时间的增长,信号完整性设计变得越来越重要。不幸的是,绝大多数数字电路设计者并没意识到
    发表于 10-14 09:32

    如何确保PCB设计信号完整性

    常值得注意的问题。本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介
    发表于 07-31 17:12

    PCB设计中要考虑电源信号完整性

    。参考:PCB设计中要考虑电源信号完整性电源完整性| PCB设计资源...
    发表于 12-27 07:17

    何为信号完整性信号完整性包含哪些

    何为信号完整性信号完整性(Signal Integrity,简称SI)是指在信号线上的
    发表于 12-30 08:15

    信号完整性(SI)和电源完整性(PI)的基本原理理解

    在处理高速印刷电路板(PCB)时,必须理解信号完整性(SI)和电源完整性(PI)的基本原理。如今,速度是评估数字产品功能的主要因素之一。在几
    发表于 12-30 06:49

    pcb layout中信号完整性信号延迟(delay)

    pcb layout中必须要考虑SI差的信号完整性不是由某一因素导致的,而是由板级设计中多种因素共同引起的
    发表于 11-21 13:57 6793次阅读

    信号完整性PCB设计+Douglas+Brooks

    信号完整性PCB设计+Douglas+Brooks。
    发表于 08-28 18:12 491次下载

    基于信号完整性分析的PCB设计解析

    基于信号完整性分析的PCB设计流程如图所示。 主要包含以下步骤: 图基于信号完整性分析的高速PCB设计
    发表于 12-04 10:46 0次下载
    基于<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB设计</b>解析

    PCB信号完整性有哪几步_如何确保PCB设计信号完整性

    本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保
    发表于 05-23 15:08 1.1w次阅读

    高速PCB设计中信号完整性研究综述

    总结了在高速PCB板设计中信号完整性产生的原因、抑制和改善的方法。介绍了使用IBS模型的仿真步骤以及使用 CADENCE公司的 Allegro SPB软件,支持IBIS模型对反射和串扰的仿真,验证了其改善后的效果,可以直观地看到
    发表于 05-27 13:59 20次下载

    高速电路信号完整性分析与设计—PCB设计1

    高速电路信号完整性分析与设计—PCB设计1
    发表于 02-10 17:31 0次下载

    高速电路信号完整性分析与设计—PCB设计2

    高速电路信号完整性分析与设计—PCB设计2
    发表于 02-10 17:34 0次下载

    如何确保PCB设计信号完整性的方法

    本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保
    发表于 12-22 11:53 969次阅读