0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

VS Code源码深入浅出--依赖注入设计

jf_8lIj6kO1 来源:SegmentFault思否 作者:Duang 2022-12-14 10:37 次阅读

在阅读 VS Code 代码的过程中,我们会发现每一个模块中都有大量装饰器的使用,用来装饰模块以及其中依赖的模块变量。这样做的目的是什么呢?在这一篇中我们来详细分析一下。

依赖注入介绍


如果有这样一个模块 A,它的实现依赖另一个模块 B 的能力,那么应该如何设计呢?很简单,我们可以在 A 模块的构造函数中实例化模块 B,这样就可以在模块 A 内部使用模块 B 的能力了。

classA{
constructor(){
this.b=newB();
}
}

classB{}

consta=newA();

但是这样做有两个问题,一是模块 A 的实例化过程中,需要手动实例化模块 B,而且如果模块 B 的依赖关系发生变化,那么也需要修改模块 A 的构造函数,导致代码耦合

二是在复杂项目中,我们在实例化模块 A 时,难以判断模块 B 是否被其他模块依赖而已经实例化过了,从而可能将模块 B 多次实例化。若模块 B 较重或者需要为单例设计,这将带来性能问题。

因此,更好的方式是,将所有模块的实例化交给外层框架,由框架统一管理模块的实例化过程,这样就可以解决上述两个问题。

classA{
constructor(privateb:B){
this.b=b;
}
}

classB{}

classC{
constructor(privatea:A,privateb:B){
this.b=b;
}
}

constb=newB();
consta=newA(b);
constc=newC(a,b);

这种将依赖对象通过外部注入,避免在模块内部实例化依赖的方式,称为依赖注入 (Dependencies Inject, 简称 DI)。这在软件工程中是一种常见的设计模式,我们在 Java 的 Spring,JS 的 Angular,Node 的 NestJS 等框架中都可以看到这种设计模式的应用。

当然,在实际应用中,由于模块众多,依赖复杂,我们很难像上面的例子一样,规划出来每个模块的实例化时机,从而编写模块实例化顺序。并且,许多模块可能并不需要第一时间被创建,需要按需实例化,因此,粗暴的统一实例化是不可取的。

因此我们需要一个统一的框架来分析并管理所有模块的实例化过程,这就是依赖注入框架的作用。

借助于 TypeScript 的装饰器能力,VSCode 实现了一个极为轻量化的依赖注入框架。我们可以先来简单实现一下,解开这个巧妙设计的神秘面纱。

最简依赖注入框架设计


实现一个依赖注入框架只需要两步,一个是将模块声明并注册到框架中进行管理,另一个是在模块构造函数中,声明所需要依赖的模块有哪些。

我们先来看模块的注册过程,这需要 TypeScript 的类装饰器能力。我们在注入时,只需要判断模块是否已经注册,如果没有注册,将模块的 id(这里简化为模块 Class 名称)与类型传入即可完成单个模块的注册。

exportfunctionInjectable():ClassDecorator{
return(Target:Class):any=>{
if(!collection.providers.has(Target.name)){
collection.providers.set(Target.name,target);
}
returntarget;
};
}

之后我们再来看看模块是如何声明依赖的,这需要 TypeScript 的属性装饰器能力。我们在注入时,先判断依赖的模块是否已经被实例化,如果没有,则将依赖模块进行实例化,并存入框架中管理。最终返回已经被实例化完成的模块实例。

exportfunctionInject():PropertyDecorator{
return(target:Property,propertyKey:string)=>{

constinstance=collection.dependencies.get(propertyKey);
if(!instance){
constDependencyProvider:Class=collection.providers.get(propertyKey);
collection.dependencies.set(propertyKey,newDependencyProvider());
}

target[propertyKey]=collection.dependencies.get(propertyKey);
};
}

最后只需要保证框架本身在项目运行前完成实例化即可。(在例子中表示为 injector)

exportclassServiceCollection{
readonlyproviders=newMap();
readonlydependencies=newMap();
}

constcollection=newServiceCollection();
exportdefaultcollection;

这样,一个最简化的依赖注入框架就完成了。由于保存了模块的类型与实例,它实现了模块的按需实例化,无需在项目启动时就初始化所有模块。

我们可以尝试调用它,以上面举出的例子为例:

@injectable()
classA{
constructor(@inject()privateb:B){
this.b=b;
}
}

@injectable()
classB{}

classC{
constructor(@inject()privatea:A,@inject()privateb:B){
this.b=b;
}
}

constc=newC();

无需知晓模块 A,B 的实例化时机,直接初始化任何一个模块,框架会自动帮你找到并实例化好所有依赖的模块。

VSCode 的依赖收集实现


上面介绍了一个依赖注入框架的最简实现。但当我们真正阅读 VSCode 的源码时,我们发现 VSCode 中的依赖注入框架貌似并不是这样消费的。

例如在下面这段鉴权服务中,我们发现该类并没有@injectable()作为类的依赖收集,并且依赖服务也直接用其类名作为修饰器,而不是@inject()。

//srcvsworkbenchservicesauthenticationrowserauthenticationService.ts
exportclassAuthenticationServiceextendsDisposableimplementsIAuthenticationService{
constructor(
@IActivityServiceprivatereadonlyactivityService:IActivityService,
@IExtensionServiceprivatereadonlyextensionService:IExtensionService,
@IStorageServiceprivatereadonlystorageService:IStorageService,
@IRemoteAgentServiceprivatereadonlyremoteAgentService:IRemoteAgentService,
@IDialogServiceprivatereadonlydialogService:IDialogService,
@IQuickInputServiceprivatereadonlyquickInputService:IQuickInputService
){}
}

其实这里的修饰符并不是真正指向类名,而是一个同名的资源描述符 id(VSCode 中称之为 ServiceIdentifier),通常使用字符串或 Symbol 标识。

通过 ServiceIdentifier 作为 id,而不是简单粗暴地通过类名称作为 id 注册 Service,有利于处理项目中一个 interface 可能存在多态实现,需要同时多个同名类实例的问题。

此外,在构造 ServiceIdentifier 时,我们便可以将该类声明注入框架,而无需@injectable()显示调用了。

那么,这样一个 ServiceIdentifier 该如何构造呢?

//srcvsplatforminstantiationcommoninstantiation.ts
/**
*The*only*validwaytocreatea{{ServiceIdentifier}}.
*/
exportfunctioncreateDecorator(serviceId:string):ServiceIdentifier{

if(_util.serviceIds.has(serviceId)){
return_util.serviceIds.get(serviceId)!;
}

constid=function(target:Function,key:string,index:number):any{
if(arguments.length!==3){
thrownewError('@IServiceName-decoratorcanonlybeusedtodecorateaparameter');
}
storeServiceDependency(id,target,index);
};

id.toString=()=>serviceId;

_util.serviceIds.set(serviceId,id);
returnid;
}

//被 ServiceIdentifier 装饰的类在运行时,将收集该类的依赖,注入到框架中。
functionstoreServiceDependency(id:Function,target:Function,index:number):void{
if((targetasany)[_util.DI_TARGET]===target){
(targetasany)[_util.DI_DEPENDENCIES].push({id,index});
}else{
(targetasany)[_util.DI_DEPENDENCIES]=[{id,index}];
(targetasany)[_util.DI_TARGET]=target;
}
}

我们仅需通过createDecorator方法为类创建一个唯一的ServiceIdentifier,并将其作为修饰符即可。

以上面的 AuthenticationService 为例,若所依赖的 ActivityService 需要变更多态实现,仅需修改 ServiceIdentifier 修饰符确定实现方式即可,无需更改业务的调用代码。

exportconstIActivityServicePlanA=createDecorator("IActivityServicePlanA");
exportconstIActivityServicePlanB=createDecorator("IActivityServicePlanB");
exportinterfaceIActivityService{...}

exportclassAuthenticationService{
constructor(
@IActivityServicePlanAprivatereadonlyactivityService:IActivityService,
){}
}

循环依赖问题


模块之间的依赖关系是有可能存在循环依赖的,比如 A 依赖 B,B 依赖 A。这种情况下进行两个模块的实例化会造成死循环,因此我们需要在框架中加入循环依赖检测机制来进行规避。

本质上,一个健康的模块依赖关系就是一个有向无环图(DAG),我们之前介绍过有向无环图在 excel 表格函数中的应用,放在依赖注入框架的设计中也同样适用。

我们可以通过深度优先搜索(DFS)来检测模块之间的依赖关系,如果发现存在循环依赖,则抛出异常。

//src/vs/platform/instantiation/common/instantiationService.ts
while(true){
letroots=graph.roots();

//ifthereisnomorerootsbutstill
//nodesinthegraphwehaveacycle
if(roots.length===0){
if(graph.length!==0){
throwCycleError();
}
break;
}

for(letrootofroots){
//createinstanceandoverwritetheservicecollections
constinstance=this._createInstance(root.data.desc,[]);
this._services.set(root.data.id,instance);
graph.removeNode(root.data);
}
}

该方法通过获取图节点的出度,将该类的全部依赖提取出来作为roots,然后逐个实例化,并从途中剥离该依赖节点。由于依赖树的构建是逐层依赖的,因此按顺序实例化即可。当发现该类的所有依赖都被实例化后,图中仍存在节点,则认为存在循环依赖,抛出异常。

总结


本篇文章简要介绍并实现了一个依赖注入框架,并解析了VSCode在实际问题上做出的一些改进。

实际上 VSCode 的依赖注入能力还有很多细节需要处理。例如异步实例化能力支持,通过封装 Deferred 类取得Promise执行状态,等等,在此就不一一展开了。感兴趣的同学可以参考 VSCode 源码:src/vs/platform/instantiation/common/instantiationService.ts,https://segmentfault.com/a/src/vs/platform/instantiation/common/instantiationService.ts做更进一步的学习。


审核编辑 :李倩


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 源码
    +关注

    关注

    8

    文章

    643

    浏览量

    29267
  • 变量
    +关注

    关注

    0

    文章

    613

    浏览量

    28402
  • vscode
    +关注

    关注

    1

    文章

    155

    浏览量

    7727

原文标题:VS Code 源码深入浅出 -- 依赖注入设计

文章出处:【微信号:玩转VS Code,微信公众号:玩转VS Code】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    深居AutoCAD二次开发

    深居AutoCAD二次开发,net版
    发表于 01-06 14:12 0次下载

    使用MCUXpresso for VS Code插件开发Zephyr的hello world

    本期来到Zephyr实战经验演练,小编带着大家一起使用MCUXpresso for VS Code插件来开发一个属于Zephyr的hello world。
    的头像 发表于 01-03 09:21 411次阅读
    使用MCUXpresso for <b class='flag-5'>VS</b> <b class='flag-5'>Code</b>插件开发Zephyr的hello world

    Zephyr领进门系列:MCUXPresso for VS Code插件安装

    在上一期-Zephyr的构建工具,我们为大家介绍了一位新朋友,Zephyr OS。相信通过上一篇的介绍,大家已经对这一OS有了一些简单的了解。那么本期小编将带着大家一起从0开始结合VS Code搭建
    的头像 发表于 12-19 09:53 1018次阅读
    Zephyr领进门系列:MCUXPresso for <b class='flag-5'>VS</b> <b class='flag-5'>Code</b>插件安装

    ​IAR C-SPY为VS Code社区树立调试新标准

    全球领先的嵌入式系统开发软件解决方案供应商IAR宣布,对VS Code中的调试扩展IAR C-SPY调试器进行了重大升级。此次升级引入了IAR的Listwindow技术,进一步提升了调试能力,使IAR C-SPY调试器在VS
    的头像 发表于 12-06 10:27 211次阅读

    深入浅出RISC-V调试

    一、JTAG简介 目前RISC-V官方支持的调试方式是JTAG(Joint Test Action Group),而ARM支持的调试方式有JTAG和SWD(Serial Wire Debug)这两种。 JTAG是一种国际标准的调试方式(IEEE1149.1),而SWD是ARM开发的。标准JTAG采用四线方式,分别是TCK、TMS、TDI和TDO,有一个可选的TRST引脚。 ● TCK:测试时钟输入。 ● TMS:测试模式选择。 ● TDI:测试数据输入。 ● TDO:测试数据输出。 在调试时需要用到一个工具,比如JLink或者CMSIS-DAP,对于这个工具,在这里称为JTAG主机(JTAG host),而嵌入在芯片内部的JTAG称为JTAG从机(JTAG slave),需要注意的是上面这些信号的输入输出方向是对于JTAG从机来说的。下文中如无特别说明,JTAG都是指JTAG从机。 一个JTAG主机可以同时对多个JTAG从机进行调试,这通过JTAG扫描链(JTAG Scan Chain)完成,如图1所示。 图1 一个JTAG主机连接多个JTAG从机 JTAG内部有一个TAP(Test Access Port)控制器(或者说状态机),通过TCK和TMS信号来改变状态机的状态。这个状态机的核心是两路SCAN,分别是IR SCAN和DR SCAN,TAP状态机如图2所示。 图2 TAP状态机 箭头上的0或1表示的是TMS信号的电平。JTAG在每一个TCK信号的上升沿采样TMS信号和TDI信号,决定状态机的状态是否发生变化,在每一个TCK信号的下降沿输出TDO信号。可以看到,无论TAP目前处于哪一个状态,只要TMS保持高电平并持续5个TCK时钟,则TAP一定会回到Test-Logic-Reset状态。 JTAG内部有一个IR(instruction register)寄存器和多个DR(data register)寄存器,IR寄存器决定要访问的是哪一个DR寄存器。DR寄存器有IDCODE、BYPASS等。在Test-Logic-Reset状态下IR寄存器默认选择的是IDCODE这个DR寄存器。 JTAG主机通过IR SCAN设置IR寄存器的值,然后通过DR SCAN来读、写相应的DR寄存器。 二、RISC-V调试Spec 调试模块在CPU芯片设计里是最为不起眼的,但又是最为复杂的模块之一,大部分开源的处理器IP都没有调试模块。 下面的内容基于RISC-V debug spec 0.13版本。 目前RISC-V的官方调试上位机是openocd,调试工具可以是JLink或者CMSIS-DAP,RISC-V调试系统框架如图3所示。 图3 RISC-V调试系统框架 可以看到主要分为3个部分,分别是Debug Host,可以理解为PC;Debug Hardware,可以理解为JLink或者CMSIS-DAP这样的调试工具;第三部分就是嵌入在芯片内部的调试模块。在调试模块内部,与调试工具直接交互的是DTM模块,DTM模块通过DMI接口与DM模块交互。 1>DTM模块 在DTM模块里实现了一个TAP控制器(状态机),其中IR寄存器的长度最少为5位,当TAP控制器复位时,IR的值默认为5\'b00001,即选择的是IDCODE寄存器。DTM模块的寄存器(DR寄存器)定义如图4所示。 图4 DTM寄存器 其中红色框起来的寄存器是必须要实现的。下面简单介绍一下这几个寄存器。 ① IDCODE寄存器(0x01) 当TAP状态机复位时,IR寄存器的值默认为0x01,即选择的是IDCODE寄存器。IDCODE寄存器的每一位含义如图5所示。IDCODE是只读寄存器。 图5 IDCODE寄存器 ● Version:只读,版本号,可为任意值。 ● PartNumber:只读,可为任意值。 ● Manufld:只读,厂商号,遵循JEP106标准分配,实际中可为任意值,只要不与已分配的厂商号冲突即可。 ② DTM控制和状态寄存器(dtmcs,0x10) dtmcs寄存器的每一位含义如图6所示。 图6 dtmcs寄存器 ● dmihardreset:DTM模块硬复位,写1有效。 ● dmireset:清除出错,写1有效。 ● idle:只读,JTAG 主机在Run-Test-Idle状态停留的时钟周期数,0表示不需要进入Run-Test-Idle状态,1表示进入Run-Test-Idle状态后可以马上进入下一个状态,以此类推。 ● dmistat:只读,上一次操作的状态。0表示无出错,1或者2表示操作出错,3表示操作还未完成。 ● abits:只读,dmi寄存器中address域的大小(位数)。 ● version:只读,实现所对应的spec版本,0表示0.11版本,1表示0.13版本。 ③ DM模块接口访问寄存器(dmi,0x11) dmi寄存器的每一位含义如图7所示。 图7 dmi寄存器 ● address:可读可写,DM寄存器的长度(位数)。 ● data:可读可写,往DM寄存器读、写的数据,固定为32位。 ● op:可读可写,读或者写这个域时有不同的含义。当写这个域时,写0表示忽略address和data的值,相当于nop操作;写1表示从address指定的寄存器读数据;写2表示把data的数据写到address指定的寄存器。写3为保留值。当读这个域时,0表示上一个操作正确完成;1为保留值;2表示上一个操作失败,这个状态是会被记住的,因此需要往dtmcs寄存器的dmireset域写1才能清除这个状态。3表示上一个操作还未完成。 在Update-DR状态时,DTM开始执行op指定的操作。在Capture-DR状态时,DTM更新data域。 ④ BYPASS寄存器(0x1f) 只读,长度为1,值固定为0。 2>DM模块 从图3可知,DM模块访问RISC-V Core有两种方式,一种是通过abstract command,另一种是通过system bus。abstract command方式是必须要实现的,system bus的方式是可选的。 DM模块的寄存器都为32位,定义如图8所示。 图8 DM寄存器 下面介绍一下红色框起来这几个重要的寄存器。 ① data寄存器(data0-data11,0x04-0x0f) 这12个寄存器是用于abstract command的数据寄存器,长度为32位,可读可写。 ② DM控制寄存器(dmcontrol,0x10) dmcontrol寄存器的每一位含义如图9所示。 图9 dmcontrol寄存器 ● haltreq:只写,写1表示halt(暂停)当前hart(hart表示CPU核,存在多核的情况)。 ● resumereq:只能写1,写1表示resume(恢复)当前hart,即go。 ● hartreset:可读可写,写1表示复位DM模块,写0表示撤销复位,这是一个可选的位。 ● ackhavereset:只能写1,写1表示清除当前hart的havereset状态。 ● hasel:可读可写,0表示当前只有一个已经被选择了的hart,1表示当前可能有多个已经被选择了的hart。 ● hartsello:可读可写,当前选择的hart的低10位。1位表示一个hart。 ● hartselhi:可读可写,当前选择的hart的高10位。1位表示一个hart。如果只有一个hart,那么hasel的值为0,hartsello的值为1,hartselhi的值为0。 ● setresethaltreq:只能写1,写1表示当前选择的hart复位后处于harted状态。 ● clrresethaltreq:只能写1,写1表示清除setresethaltreq的值。 ● ndmreset:可读可写,写1表示复位整个系统,写0表示撤销复位。 ● dmactive:可读可写,写0表示复位DM模块,写1表示让DM模块正常工作。正常调试时,此位必须为1。 ③ DM状态寄存器(dmstatus,0x11) dmstatus寄存器是一个只读寄存器,每一位含义如图10所示。 图10 dmstatus寄存器 ● impebreak:1表示执行完progbuf的指令后自动插入一条ebreak指令,这样就可以节省一个progbuf。当progbufsize的值为1时,此值必须为1。 ● allhavereset:1表示当前选择的hart已经复位。 ● anyhavereset:1表示当前选择的hart至少有一个已经复位。 ● allresumeack:1表示当前选择的所有hart已经应答上一次的resume请求。 ● anyresumeack:1表示当前选择的hart至少有一个已经应答上一次的resume请求。 ● allnonexistent:1表示当前选择的hart不存在于当前平台。 ● anynonexistent:1表示至少有一个选择了的hart不存在于当前平台。 ● allunavail:1表示当前选择的hart都不可用。 ● anyunavail:1表示至少有一个选择了的hart不可用。 ● allrunning:1表示当前选择的hart都处于running状态。 ● anyrunning:1表示至少有一个选择了的hart处于running状态。 ● allhalted:1表示当前选择的hart都处于halted状态。 ● anyhalted:1表示至少有一个选择了的hart处于halted状态。 ● authenticated:0表示使用DM模块之前需要进行认证,1表示已经通过认证。 ● authbusy:0表示可以进行正常的认证,1表示认证处于忙状态。 ● hasresethaltreq:1表示DM模块支持复位后处于halted状态,0表示不支持。 ● confstrptrvalid:1表示confstrptr0~3寄存器保存了配置字符串的地址。 ● version:0表示DM模块不存在,1表示DM模块的版本为0.11,2表示DM模块的版本为0.13。 ④ abstract控制和状态寄存器(abstractcs,0x16) abstractcs寄存器定义如图11所示。 图11 abstractcs寄存器 ● progbufsize:只读,program buffer的个数,取值范围为0~16,每一个的大小为32位。 ● busy:只读,1表示abstract命令正在执行,当写command寄存器后该位应该马上被置位直到命令执行完成。 ● cmderr:可读、只能写1,cmderr的值仅当busy位为0时有效。0表示无错误,1表示正在操作command、abstractcs、data或者progbuf寄存器,2表示不支持当前命令,3表示执行命令时出现异常,4表示由于当前hart不可用,或者不是处于halted/running状态而不能被执行,5表示由于总线出错(对齐、访问大小、超时)导致的错误,7表示其他错误。写1清零cmderr。 ● datacount:只读,所实现的data寄存器的个数。 ⑤ abstract命令寄存器(command,0x17) 当写这个寄存器时,相应的操作就会被执行。command寄存器只能写,定义如图12所示。 图12 command寄存器 ● cmdtype:只写,命令类型,0为表示访问寄存器,1表示快速访问,2表示访问内存。 ● control:只写,不同的命令类型有不同的含义,说明如下。 当cmdtype为0时,control定义如图13所示。 图13 访问寄存器 ● cmdtype:值为0。 ● aarsize:2表示访问寄存器的最低32位,3表示访问寄存器的最低64位,4表示访问寄存器的最低128位。如果大于实际寄存器的大小则此次访问是失败的。 ● aarpostincrement:1表示成功访问寄存器后自动增加regno的值。 ● postexec:1表示执行progbuf里的内容(指令)。 ● transfer:0表示不执行write指定的操作,1表示执行write指定的操作。 ● write:0表示从指定的寄存器拷贝数据到arg0指定的data寄存器。1表示从arg0指定的data寄存器拷贝数据到指定的寄存器。 ● regno:要访问的寄存器。 综上,可知: Ⅰ. 当write=0,transfer=1时,从regno指定的寄存器拷贝数据到arg0对应的data寄存器。 Ⅱ. 当write=1,transfer=1时,从arg0对应的data寄存器拷贝数据到regno指定的寄存器。 Ⅲ. 当aarpostincrement=1时,将regno的值加1。 Ⅳ. 当postexec=1时,执行progbuf寄存器里的指令。 arg对应的data寄存器如图14所示。 图14 arg对应的data寄存器 即当访问的寄存器位数为32位时,arg0对应data0寄存器,arg1对应data1寄存器,arg2对应data2寄存器。 当cmdtype为1时,control定义如图15所示。 图15 快速访问 ● cmdtyte:值为1。 此命令会执行以下操作: 1)halt住当前hart。 2)执行progbuf寄存器里的指令。 3)resume当前hart。 当cmdtype为2时,control定义如图16所示。 图16 访问内存 ● cmdtype:值为2。 ● aamvirtual:0表示访问的是物理地址,1表示访问的是虚拟地址。 ● aamsize:0表示访问内存的低8位,1表示访问内存的低16位,2表示访问内存的低32位,3表示访问内存的低64位,4表示访问内存的低128位。 ● aampostincrement:1表示访问成功后,将arg1对应的data寄存器的值加上aamsize对应的字节数。 ● write:0表示从arg1指定的地址拷贝数据到arg0指定的data寄存器,1表示从arg0指定的data寄存器拷贝数据到arg1指定的地址。 ● target-specific:保留。 综上,可知: Ⅰ. 当write=0时,从arg1指定的地址拷贝数据到arg0指定的data寄存器。 Ⅱ. 当write=1时,从arg0指定的data寄存器拷贝数据到arg1指定的地址。 Ⅲ. 当aampostincrement=1时,增加arg1对应的data寄存器的值。 ⑥ 系统总线访问控制和状态寄存器(sbcs,0x38) sbcs寄存器定义如图17所示。 图17 sbcs寄存器 ● sbversion:只读,0表示system bus是2018.1.1之前的版本,1表示当前debug spec的版本,即0.13版本。 ● sbbusyerror:只读,写1清零,当debugger要进行system bus访问操作时,如果上一次的system bus访问还在进行中,此时会置位该位。 ● sbbusy:只读,1表示system bus正在忙。在进行system bus访问前必须确保该位为0。 ● sbreadonaddr:可读可写,1表示每次往sbaddress0寄存器写数据时,将会自动触发system bus从新的地址读取数据。 ● sbaccess:可读可写,访问的数据宽度,0表示8位,1表示16位,2表示32位,3表示64位,4表示128位。 ● sbautoincrement:可读可写,1表示每次system bus访问后自动将sbaddress的值加上sbaccess的大小(字节)。 ● sbreadondata:可读可写,1表示每次从sbdata0寄存器读数据后将自动触发system bus从新的地址读取数据。 ● sberror:可读,写1清零,0表示无错误,1表示超时,2表示访问地址错误,3表示地址对齐错误,4表示访问大小错误,7表示其他错误。 ● sbasize:只读,system bus地址宽度(位数),0表示不支持system bus访问。 ● sbaccess128:只读,1表示system bus支持128位访问。 ● sbaccess64:只读,1表示system bus支持64位访问。 ● sbaccess32:只读,1表示system bus支持32位访问。 ● sbaccess16:只读,1表示system bus支持16位访问。 ● sbaccess8:只读,1表示system bus支持8位访问。 ⑦ 系统总线地址0寄存器(sbaddress0,0x39) 可读可写,如果sbcs寄存器中的sbasize的值为0,那么此寄存器可以不用实现。 当写该寄存器时,会执行以下流程: Ⅰ. 设置sbcs.sbbusy的值为1。 Ⅱ. 从新的sbaddress地址读取数据。 Ⅲ. 如果读取成功并且sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 设置sbcs.sbbusy的值为0。 ⑧ 系统总线数据0寄存器(sbdata0,0x3c) 可读可写,如果sbcs寄存器中的所有sbaccessxx的值都为0,那么此寄存器可以不用实现。 当写该寄存器时,会执行以下流程: Ⅰ. 设置sbcs.sbbusy的值为1。 Ⅱ. 将sbdata的值写到sbaddress指定的地址。 Ⅲ. 如果写成功并且sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 设置sbcs.sbbusy的值为0。 当读该寄存器时,会执行以下流程: Ⅰ. 准备返回读取的数据。 Ⅱ. 设置sbcs.sbbusy的值为1。 Ⅲ. 如果sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 如果sbcs.sbreadondata的值为1,则开始下一次读操作。 Ⅴ. 设置sbcs.sbbusy的值为0。 三、RISC-V调试上位机分析 RISC-V官方支持的调试器上位机是openocd。openocd是地表最强大(没有之一)的开源调试上位机,支持各种target(ARM(M、A系列)、FPGA、RISC-V等),支持各种调试器(Jlink、CMSIS-DAP、FTDI等),支持JTAG和SWD接口。 这里不打算详细分析整个openocd的实现,只是重点关注针对RISC-V平台的初始化、读写寄存器和读写内存这几个流程。 1>openocd启动过程 openocd启动时需要通过-f参数制定一个cfg文件,比如: openocd.exe -f riscv.cfg riscv.cfg文件的内容如下: adapter_khz1000 reset_config srst_only adapter_nsrst_assert_width 100 interface cmsis-dap transport select jtag set _CHIPNAME riscv jtag newtap $_CHIPNAME cpu -irlen 5 -expected-id 0x1e200a6d set _TARGETNAME $_CHIPNAME.cpu target create $_TARGETNAME riscv -chain-position $_TARGETNAME ■ 第一行设置TCK的时钟为1000KHz。 ■ 第二行表示不支持通过TRST引脚复位,只支持TMS为高电平并持续5个TCK时钟这种方式的复位。 ■ 第三行是复位持续的延时。 ■ 第四行指定调试器为CMSIS-DAP。 ■ 第五行指定调试接口为JTAG。 ■ 第六行指定调试的target类型为riscv。 ■ 第七行指定生成一个IR寄存器长度为5位、IDCODE为0x1e200a6d的JTAG TAP。 ■ 第八、九行指定生成一个riscv target。 openocd启动时的主要流程如图18所示。 图18 openocd启动流程 下面重点关注一下examine target这个流程。 这里的target是指riscv,对于riscv,首先会读取dtmcontrol这个寄存器,因为openocd支持0.11和0.13版本的DTM,通过这个寄存器可以知道当前调试的DTM是哪一个版本。这里选择0.13版本来分析。通过读取dtmcontrol,还可以知道idle、abits这些参数。接下来会将dmcontrol这个寄存器的dmactive域写0后再写1来复位DM模块。接下来再读取dmstatus,判断version域是否为2。接下来还会读取sbcs和abstractcs寄存器,最后就是初始化每一个hart的寄存器。 2>read register过程 读寄存器时,先构建command寄存器的内容,首先将cmdtype的值设为0,aarsize的值设为2(寄存器的宽度为32位),transfer的值设为1,regno的值设为要读的寄存器的number,其他值设为0,然后写到command寄存器里。然后一直读取abstractcs寄存器,直到abstractcs寄存器的busy位为0或者超时。然后再判断abstractcs寄存器的cmderr的值是否为0,如果不为0则表示此次读取寄存器失败,如果为0则继续读取data0寄存器,这样就可以得到想要读的寄存器的值。 3>write register过程 写寄存器时,先将需要写的值写到data0寄存器,然后构建command寄存器的内容,首先将cmdtype的值设为0,aarsize的值设为2(寄存器的宽度为32位),transfer的值设为1,write的值设为1,regno的值设为要写的寄存器的number,其他值设为0,然后写到command寄存器里。然后一直读取abstractcs寄存器,直到abstractcs寄存器的busy位为0或者超时。然后再判断abstractcs寄存器的cmderr的值是否为0,如果不为0则表示此次写寄存器失败,如果为0则表示写寄存器成功。 4>read memory过程 如果progbufsize的值大于等于2,则会优先使用通过执行指令的方式来读取内存。这里不分析这种方式,而是分析使用system bus的方式。通过前面的分析可知,system bus有两个版本V0和V1,这里以V1版本来说明。 先将sbcs寄存器的sbreadonaddr的值设为1,sbaccess的值设为2(32位),然后将要读内存的地址写入sbaddress0寄存器。接着读sbdata0寄存器,最后读sbcs寄存器,如果其中的sbbusy、sberror和sbbusyerror都为0,则从sbdata0读取到的内容就是要读的内存的值。 5>write memory过程 和read memory类似,同样以V1版本来说明。 先将要写的内存地址写到sbaddress0寄存器,然后将要写的数据写到data0寄存器,最后读sbcs寄存器,如果其中的sbbusy、sberror和sbbusyerror都为0,则此次写内存成功。 四、RISC-V JTAG的实现 通过在STM32F103C8T6上实现(模拟)RISC-V调试标准,进一步加深对RISC-V JTAG调试的理解。 使用STM32的四个GPIO作为JTAG信号的四根线,其中TCK所在的引脚设为外部中断,即上升沿和下降沿触发方式,实现了可以通过openocd以RISC-V的调试标准来访问STM32的寄存器和内存。程序流程如图19所示。 图19 JTAG实现的程序流程 五、参考资料 1、在STM32上模拟RISC-V JTAG的实现:stm32_riscv_jtag_slave 2、一个从零开始写的易懂的RISC-V处理器核:tinyriscv
    发表于 11-28 22:00

    Microchip发布面向VS Code的MPLAB扩展早期体验版本

    为充分利用Microsoft Visual Studio Code (VS Code) 的多功能性,Microchip Technology(微芯科技公司)发布面向VS
    的头像 发表于 08-28 10:01 617次阅读

    深入浅出系列之代码可读性

    原创声明:该文章是个人在项目中亲历后的经验总结和分享,如有搬运需求请注明出处。 这是“深入浅出系列”文章的第一篇,主要记录和分享程序设计的一些思想和方法论,如果读者觉得所有受用,还请“一键三连
    的头像 发表于 08-09 16:00 271次阅读

    深入浅出谈TDR阻抗测试

    Chrent为什么要测阻抗?计算机、通信系统、视频系统和网络系统等领域的数字系统开发人员正面临着越来越快的时钟频率和数据速率,随之,信号完整性变得越来越重要。在当前的高工作速率下,影响信号上升时间、脉宽、时序、抖动或噪声内容的任何事物都会影响整个系统的性能和可靠性。为保证信号完整性,必须了解和控制信号经过的传输环境的阻抗。阻抗不匹配和不连续会导致反射,增加系
    的头像 发表于 06-06 08:28 5994次阅读
    <b class='flag-5'>深入浅出</b>谈TDR阻抗测试

    深入浅出带你搞懂-MOSFET栅极电阻

    一、MOSFET简介MOSFET是金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管,属于电压控制电流型元件,是开关电路中的基本元件,其栅极(G极)内阻极高。以N沟道增强型为例,其结构为在一块浓度较低的P型硅上扩散两个浓度较高的N型区作为漏极和源极,半导体表面覆盖二氧化硅绝缘层并引出一个电极作为栅极。由于mos管本身的
    的头像 发表于 05-09 08:10 2.3w次阅读
    <b class='flag-5'>深入浅出</b>带你搞懂-MOSFET栅极电阻

    怎么理解负频率呢?射频人眼中的负频率

    说实话,我对负频率这个概念,也是有点凌乱。不过,最近不是正在看“深入浅出通信原理”嘛,看了一些相关概念。
    的头像 发表于 03-05 16:10 3302次阅读
    怎么理解负频率呢?射频人眼中的负频率

    VS CodeVS Codium之间的区别有哪些?你选哪个?

    VS Codium 是一个 VS Code 的克隆版本,百分之百免费且开源。
    的头像 发表于 02-23 15:28 1847次阅读
    <b class='flag-5'>VS</b> <b class='flag-5'>Code</b>和<b class='flag-5'>VS</b> Codium之间的区别有哪些?你选哪个?

    深入浅出理解三极管

    原文来自原创书籍《硬件设计指南 从器件认知到手机基带设计》: 本小节介绍下三极管的特性,清晰易懂,使用通俗的水流模型加强对三极管的原理记忆,一定比课堂上讲的要形象的多,各位同学要学会类比的方法来加深记忆(比如在介绍相对论中引力扭曲时空的概念时,国外科学家们就用生活中的漩涡,或者在弹性膜中间的重球,来类比星体引力对时空的影响,这样会大大简化我们学习、理解和记忆的过程,这种学习方法被称为类比学习法)。 我们
    的头像 发表于 02-23 08:41 708次阅读
    <b class='flag-5'>深入浅出</b>理解三极管

    Simplicity Studio 5扩增功能支持以VS Code开发

    随着SimplicityStudio 5 (SSv5) 5.6.0.0版本的发布,SiliconLabs(亦称“芯科科技”)已经引入了针对Visual Studio CodeVS Code)作为
    的头像 发表于 01-29 10:34 1024次阅读
    Simplicity Studio 5扩增功能支持以<b class='flag-5'>VS</b> <b class='flag-5'>Code</b>开发

    深入浅出Yolov3和Yolov4

    Yolov3是目标检测Yolo系列非常非常经典的算法,不过很多同学拿到Yolov3或者Yolov4的cfg文件时,并不知道如何直观的可视化查看网络结构。
    的头像 发表于 01-11 10:42 804次阅读
    <b class='flag-5'>深入浅出</b>Yolov3和Yolov4

    深入浅出理解PagedAttention CUDA实现

    vLLM 中,LLM 推理的 prefill 阶段 attention 计算使用第三方库 xformers 的优化实现,decoding 阶段 attention 计算则使用项目编译 CUDA 代码实现。
    的头像 发表于 01-09 11:43 1916次阅读
    <b class='flag-5'>深入浅出</b>理解PagedAttention CUDA实现