简化ADC输入和基准驱动，简化信号链设计

作者：Abhilasha Kawle and Roberto Maurino

在本文中，我们将重点介绍新型连续时间Σ-Δ（CTSD）精密ADC最重要的架构特征之一：易于驱动的阻性输入和基准电压源。实现最佳信号链性能的关键是确保输入源或基准电压源本身在与ADC接口时不会损坏。对于传统ADC，需要复杂的信号条件电路设计（称为前端设计）来实现ADC的输入和基准电压源的无缝接口。CTSD ADC独特的架构特性使该ADC与输入和基准电压源的接口方式得以简化和创新。首先，让我们快速回顾一下传统的ADC前端设计。

传统ADC的前端设计

在本文中，我们将交替使用术语“传感器”或“输入信号”来表示ADC信号链的任何类型的电压输入。ADC信号链的输入信号可以是传感器、来自某个源的信号或控制环路的反馈。众所周知，在传统的离散时间Σ-Δ（DTSD）ADC和逐次逼近寄存器（SAR）ADC中，输入和基准电压源处的采样网络是开关电容负载。当开关导通时，电容器向输入充电，当开关关闭时，电容器保持采样值。在每个采样时钟边沿，当开关将电容重新连接到输入端时，需要一种称为反冲电流的有限电流，将电容充电或放电至新的采样值。电流曲线如图1a所示。大多数传感器和基准电压源IC都无法驱动如此大的反冲电流，如果直接与ADC接口，输入信号或基准电压源损坏的可能性很高。避免这种损坏的已知解决方案之一是使用驱动缓冲放大器将输入传感器和基准电压源与ADC隔离。驱动放大器应能够吸收这些反冲电流，如图1b所示。这就需要高压摆率和高带宽放大器，以支持所需的输入充电/放电电流，并在一个采样时间段内建立反冲。这些严格的要求限制了传统ADC可用于输入和基准电压源路径的缓冲放大器的选择。

图1.（a） 传统ADC输入和基准电压源上的反冲电流，以及（b）输入和基准电压源上的缓冲器对反冲电流的隔离。

另一方面，输入端需要低通抗混叠滤波器，以确保高频噪声和干扰源严重衰减，以便当它们因采样到目标频带而折返时，性能不会下降。现有ADC信号链设计人员面临的挑战是微调混叠抑制和输出建立的相反要求。DTSD ADC的前端设计带有驱动器和抗混叠滤波器，如图2所示。

输入路径由仪表放大器（仪表放大器）组成，该仪表放大器将传感器连接到全差分放大器（FDA），最终驱动ADC。仪表放大器将输入传感器环境与ADC电路隔离开来。例如，传感器的共模（CM）信号可能非常高，高达10伏。但大多数FDA和ADC不支持这种高输入共模电压。通用仪表放大器能够支持宽输入共模，同时提供适合FDA和ADC的输出共模。仪表放大器的另一个优点是它具有高输入阻抗。这意味着，如果传感器不能直接驱动FDA的输入电阻，则可以使用仪表放大器将传感器与FDA连接。FDA本身需要高带宽和压摆率，以实现更快的输出建立。干扰源抗扰度所需的有源抗混叠滤波器（AAF）围绕FDA构建。

输入或基准电压源的驱动器具有相互冲突的要求：一方面，建立需要高带宽，但另一方面，需要低带宽来滤除噪声和干扰源。在基准路径上，DTSD ADC信号链的前端设计如图2所示，该基准电压源IC连接到驱动ADC基准负载的缓冲器。它还包括一个噪声滤波器，可将基准电压源IC和缓冲器的噪声切断到特定频率以上。此滤波器的设计要求将在后面的部分中讨论。基准电压缓冲器具有高带宽和压摆率要求，以便更快地建立采样事件干扰。

本系列的第1部分证明，使用精密CTSD ADC的新信号链可能比传统ADC的复杂信号链小68%。这种尺寸减小降低了BOM，简单性有助于信号链设计人员加快上市时间。

CTSD ADC 的优势：阻性输入和基准电压源

在第2部分中，向信号链设计人员介绍了CTSD ADC架构，采用非常规的反相闭环放大器方法。如第2部分所述，CTSD ADC可以设想为具有阻性输入和基准负载的Σ-Δ型ADC。输入和基准结构是一个简单的阻性负载，这意味着没有高带宽或高压摆率驱动要求。第3部分展示了CTSD的独特优势，由于其固有的混叠抑制，CTSD具有抗干扰能力。在传统的信号链设计中，衰减干扰源所需的外部混叠抑制滤波器是一个额外的挑战，而CTSD ADC不需要外部AAF。由于CTSD ADC固有的混叠抑制特性，调制器环路的信号传递函数相当于衰减高频干扰的抗混叠滤波器。由于采用阻性输入和固有的AAF，简化了输入网络，传感器可以直接连接到ADC。在传感器可能不具备驱动这种阻性负载的能力的情况下，可以使用仪表放大器将传感器连接到ADC。同样，在基准电压源侧，由于阻性负载，CTSD ADC信号链中消除了基准电压缓冲器。带仪表放大器的简化原理图如图3b所示。

图2.离散时间Σ-Δ型ADC的前端设计。

图3.（a） CTSD 架构提供阻性输入和基准负载，以及 （b） 直接仪表放大器，基准电压源驱动 CTSD ADC。

图4.（a） DTSD ADC 的输入电流反冲，以及 （b） CTSD ADC 的连续输入电流曲线。

图4显示了对CTSD ADC如何帮助简化输入前端设计的进一步支持。对于DTSD ADC，当输入采样开关改变状态时，由于反冲而导致的输入电流不连续性明显可见。使用CTSD ADC，观察到输入电流是连续的，从而保持信号连续性。

简化的输入驱动设计

我们已经确定CTSD ADC的输入驱动是阻性的。本节将讨论输入阻抗R的值在规划ADC的输入驱动。R在是ADC指定的噪声性能的函数。例如，AD4134是一款精密CTSD ADC，动态范围为108 dB，基准电压源为4 V，输入阻抗为6 kΩ差分。这表明，当满量程8 V p-p差分输入信号施加到ADC时，峰值电流要求为1.3 mA p-p。如果传感器可以支持输入电流V在/R在，然后可以直接连接到ADC。需要一个简单的放大器来驱动这种阻性负载的情况是：

当传感器不具备驱动能力以提供 V 峰值电流时在/R在.

信号链设计要求传感器输出需要增益或衰减。

将输入传感器环境与ADC电路隔离。

传感器具有较大的输出阻抗。

传感器远离ADC，走线可能会给输入增加很大的电阻。

在场景 4 和 5 中，额外的外部电阻 R 两端会出现压降s，表示ADC输入端的信号丢失。这会导致信号链的增益误差和误差随温度的漂移，从而导致性能下降。温度增益漂移是由外部电阻和内部电阻的不同温度系数引起的。这个问题可以通过一个简单的放大器来解决，以隔离额外的外部电阻。由于该放大器的驱动负载是阻性的，因此该放大器的选择标准为：

输入阻抗：为避免信号衰减或丢失，传感器的阻抗应与放大器输入阻抗相匹配。

输出阻抗：输出阻抗应足以驱动ADC的阻性输入负载。

输出类型：作为一般信号链设计准则，建议采用差分信号策略以获得最佳信号链性能。差分输出型放大器或单端至差分输出的设计技术最适合此任务。此外，为了获得最佳性能，最好将此差分信号的共模设置为 V裁判/2.

可编程增益：输入信号通常被增益或衰减，以将其映射到ADC的满量程范围。这是因为当使用ADC的整个输入范围时，可以从ADC信号链获得最大性能。

根据应用的不同，该放大器可以是仪表放大器或FDA，也可以是构成差分输出放大器的两个单端运算放大器的组合。由于没有高压摆率或高带宽的严格要求，ADI的放大器产品组合有多种选择，可根据应用要求驱动该CTSD ADC。此外，放大器性能参数通常由阻性负载指定，这使得选择更加简单。

例如，对于AD4134，LTC6373是具有可编程增益选项和全差分输出的性能兼容型仪表放大器的一个选项。该仪表放大器为输入源提供高阻抗，可轻松驱动差分6 kΩ阻抗，噪声和线性度性能与ADC相当。凭借其广泛的输入共模支持和可编程增益选项，任何具有宽信号幅度范围的传感器或输入信号都可以与ADC接口。采用这种直接仪表放大器驱动器的输入前端设计示例如图4所示。

图5.输入前端设计，CTSD ADC 直接连接到仪表放大器。

另一个例子是采用全差分驱动器放大器（如 LTC6363-0.5 / LTC6363-1 / LTC6363-2）的低电压简单前端设计，基于所需的增益或衰减，如图 6 所示。可以使用 FDA 的情况是，传感器能够驱动 FDA 的阻性负载，但为单端类型，或者具有 ADC 不支持的共模，或者信号链中的增益/衰减要求很小。

图6.输入前端设计，CTSD ADC直接连接到全差分放大器。

另一个示例包括一个低BOM选项，用于使用两个单端运算放大器在ADC上将单端输入转换为全差分信号，如图7所示。

图7.输入前端设计，带有一个带有两个单端放大器的CTSD ADC。

还有许多其他例子，例如使用单端仪表放大器和单端运算放大器的组合来构建差分输出前端，用于非常高的输入CM或低驱动强度的单端型传感器。可以根据性能、面积和 BOM 要求选择任何此类组合，以更好地适应应用。

与AD4134兼容的其他放大器列表包括：

运算放大器：ADA4625-2、ADA4610-2、AD8605和ADA4075-2。

全差分放大器：ADA4940-2、LTC6363 和 ADA4945-1。

仪表放大器：AD8421。

ADI公司的放大器选择指南可用于选择适合应用的最佳放大器。例如，对于音频测试设备等高线性度应用，建议使用ADA4945-1。对于光电二极管应用，最重要的考虑因素是非常高的输入阻抗，可以使用ADA4610-2等跨阻放大器（TIA）。

CTSD ADC大大简化了输入前端，让我们来看看参考驱动器的类似简化。

简化的参考设计

ADC输出表示其输入和基准电压源，如公式1所示。

其中 V在= 输入电压电平，VREF模数转换器= ADC 的基准电压源，N = 位数，D外= ADC 数字输出。

公式1表明，为了获得最佳ADC性能，干净、无损坏的基准电压源非常重要。受基准电压源误差影响的ADC信号链的三个主要性能指标是：

信噪比：影响SNR的主要噪声因素是输入路径、ADC本身和基准电压源。对于ADC输出端的目标总噪声（考虑其他噪声贡献因素），基准噪声的预算通常为独立ADC输出噪声的1/3或1/4。基准电压源或基准电压缓冲器的噪声通常高于ADC。如果我们查看任何数据手册，了解基准电压源或基准电压缓冲器IC、频谱噪声密度或噪声密度，是规范之一。如果我们重新审视噪声计算基础知识，则基准电压源或基准电压缓冲器输出端的总噪声由下式



给出 我们无法控制噪声

密度因为它对于所选的引用或缓冲区是固定的。唯一可控的参数是噪声带宽（NBW）。为了达到低基准电压源噪声，我们降低了基准电压源或基准电压缓冲器的噪声带宽。这通常通过将一阶低通RC滤波器连接到ADC来完成，如图8所示。对于一阶RC滤波器，NBW由



ADC基准电流I

模数转换器，流过滤波电阻R会导致压降，从而改变ADC的实际基准值。因此，建议选择较小的R值和较大的C值，以满足NBW对低参考噪声的要求。

增益误差：从公式1中可以明显看出，VREF是模数转换器确定输出到输入传递函数的斜率，就像在直线方程中一样，例如 y = mx。该斜率也称为ADC的增益。因此，如果基准电压源发生变化，ADC的增益也会发生变化。

线性：对于传统的DTSD ADC和SAR ADC，基准电流和伴随的反冲取决于输入信号。因此，如果基准电压源在下一个采样时钟边沿之前没有完全建立，则基准电压源上的误差将取决于输入并导致非线性。在数学上，VREF模数转换器然后表示为



参考公式1，ADC输出D

外将具有基于ADC输入的各种高阶依赖性，这种依赖性会导致谐波和积分非线性。因此，对于传统ADC，很难要求基准电压缓冲器的高压摆率和带宽在采样时间段内建立基准电压输出。

如果我们仔细分析SNR和线性度，就会发现基准电压源或基准电压源缓冲器需要满足相当相互冲突的要求。噪声的带宽要求较低，而建立速度较快的带宽要求较高。调整这两个要求之间的精细平衡一直是信号链设计人员面临的一个由来已久的挑战。一些最新的DTSD ADC和SAR ADC片内集成了基准电压缓冲器，以简化信号链设计的一个步骤，但这些解决方案需要额外的功率或会带来一定的性能损失。由于CTSD ADC不需要快速建立缓冲器，并且具有阻性输入，无需快速建立驱动器，因此能够避免这些性能问题。

CTSD ADC 通过以下特性和设计改进解决了参考驱动器挑战：

当阻性负载在基准上时，每个采样时钟边沿都没有建立要求。这允许设计人员将基准电压源IC直接连接到ADC，而无需专用基准电压缓冲器。

专利设计技术使基准电流独立于输入，并强制ADC的基准电流I模数转换器基本恒定。当可能需要RC滤波器来降低基准噪声时，这是有益的，如图8所示。结果是电阻两端的压降恒定，VREF中没有增加输入相关项模数转换器.设计用于根据R值和基准引脚处测得的电压，在系统级对增益误差进行数字校正。因此，这个简单的参考接口不会有增益或线性误差。

图8.阻性基准负载，可通过无源滤波器直接连接到基准 IC。

尽管已经实施了一项规定，以数字方式校正R两端压降引起的误差，但人们可能想知道这是否会限制CTSD ADC作为实际基准电压源（VREF模数转换器） 的 ADC 将小于应用的 VREF。

例如，如果基准电压源IC的VREF经过修整并设置为4.096 V，ADC基准电流（I模数转换器） = 6 mA，则，对于R = 20 Ω的滤波器电阻，ADC的实际基准电压源（VREF模数转换器） 为 3.967 V。如公式5所示。在这种情况下，在这种情况下，当规格V p-p（其大于2 × VREF模数转换器） 施加在 ADC 的输入端，是否有可能使 ADC 的输出饱和？答案是否定的。CTSD ADC 设计用于支持 ADC 引脚 REFIN 处超出基准电压源几 mV 的输入幅度。在我们的AD4134示例中，这种扩展范围将电阻值限制为最大值25Ω。然后选择噪声滤波器的C值以满足计算的噪声带宽。

简化参考驱动器设计

CTSD ADC简化了基准电压源驱动的设计，但在为滤波器选择正确的R，然后对电阻两端的压降进行数字增益误差校正时，还需要考虑其他因素。数字增益误差校正（也称为校准）是许多ADC的常见特性，它使信号链设计人员能够自由地补偿ADC数字输出端信号链中的误差。因此，它可能不需要增加设计步骤，而是重复使用相同的算法，这在许多信号链中很常见。从表面上看，电阻的选择似乎并不是一个特别复杂的设计步骤，但有一个警告：压降的温度依赖性。外部滤波电阻和I模数转换器随温度漂移不同，进而导致 VREF模数转换器以及ADC的增益随温度漂移。对于具有严格增益漂移要求的应用，粗略的解决方案包括定期校准信号链。但是，由于CTSD技术，一个更好和创新的解决方案成为可能。由于ADC基准负载电流是片内所用电阻材料的常数和函数，因此可以在片内为滤波电阻R提供20 Ω，如图9所示。

图9.片内基准噪声滤波器电阻，简化了CTSD ADC的基准前端设计。

在新的前端设计中，基准IC连接在REFIN引脚上，滤波电容连接在REFCAP引脚上，形成基准IC噪声的噪声滤波器。由于片上电阻R和I的电阻模数转换器两种功能都是同一电阻材料，REFCAP 上没有温度漂移 （VREF模数转换器).AD4134还采用获得专利的片内基准电压源校正算法，对片内电阻两端的压降进行数字自校准。因此，参考驱动器设计现在简化为根据性能要求选择基准IC和电容值。

ADR444是低噪声基准电压源IC之一，可用作CTSD ADC的配套产品。AD4134的数据手册提供了有关电容值选择以及内部和外部数字增益校准的更多详细信息。

结论

CTSD ADC消除了实现最佳精密性能和简化前端设计的许多障碍。在接下来的文章中，我们将介绍如何将CTSD ADC调制器内核的输出处理成最终的数字输出格式，以供外部数字控制器使用，以实现最佳处理。根据本系列中解释的Σ-Δ基础知识，我们知道调制器输出不能直接处理，因为它的采样速率要高得多。需要将采样速率降低到应用所需的输出数据速率（ODR）。接下来，我们将介绍一种新颖的异步采样速率转换（ASRC）技术，使信号链设计人员能够在任何所需的ODR下调整最终ADC输出，并超越将ODR限制为采样频率倍数的古老限制。

审核编辑：郭婷