0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3D-IC未来已来

深圳市赛姆烯金科技有限公司 来源:深圳市赛姆烯金科技有限 作者:深圳市赛姆烯金科 2022-12-16 10:31 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

摩尔定律在工艺复杂度和经济高成本双重压力下步履蹒跚,伴随疫情的全球形势变化又给整个半导体行业供应链带来巨大的压力。在技术和环境的双重限制下,3D-IC从发明之初锦上添花的技术晋身显学,被无数企业视作在现有环境下提高系统集成度和全系统性能的必不可少的解决方案。

不知不觉间,行业文章和会议开始言必称chiplet —— 就像曾经的言必称AI一样。这种热度对于3D-IC的从业人员,无论是3D-IC制造、EDA、还是3D-IC设计,都是好事。但在我们相信3D-IC之路是Do Right Things的同时,如何Do Things Right也愈发重要。

Cadence在3D-IC道路上已经探索了很多年,全新Integrity 3D-IC平台的研发基于十几年的探索、先进客户的使用经验、和先进制程流片封装经验,在2019年正式启动,如今已经拥有包括3D-IC系统顶层规划、堆叠设计、中介层绕线、自底向上、自顶向下、MoL近存运算、LoL逻辑切分等子流程在内的全套设计方法学和工具,以及包括电、热、时序、功耗、设计规则检查等在内的全套系统性能分析和设计签核工具,辅以强大便捷的流程管理器和3D可视化界面,使能系统设计芯片设计者最大限度的发挥想象力高质量的实现各种复杂3D-IC设计。

c6890c50-7ce7-11ed-8abf-dac502259ad0.jpg

在刚刚结束的TSMC开放创新平台大会上,Cadence更是成为唯一一家获得TSMC 3DFabric全流程(系统规划、实现及系统级签核)认证的合作伙伴。

3D-IC设计不同于传统意义上的2D设计,2D芯片经过几十年的发展已经在设计、制造、封装角度形成了固定的流程。而3D-IC设计中系统设计会在很大程度上被最终的流片厂封装厂甚至TSV/Bump提供商的具体制造方案影响。这也是为什么传统3D-IC设计是由封装团队而不是设计团队或者完成3D系统设计或者制定出对每个晶粒的约束条件,并且由设计团队参考封装约束条件实现芯片的物理设计。但伴随着3D-IC从一种可选的技术方案走向集成度或系统性能驱动的必选方案,如何提高原封装驱动的设计流程的自动化以及如何从系统角度得到全系统性能、功耗、面积、散热的最优化设计已经变成的越来越重要。并且在此基础上还要考虑不同3D制造、封装方案对系统设计的影响。再考虑到设计不同阶段和不同步骤的设计意图交互和数据交互以及ECO需求,这一切都不是原有基于不同设计团队的不同点工具所能轻松解决的。

在过去的几个月里,我们为大家推出了一系列的文章,涵盖了通过Integrity 3D-IC平台的从系统规划、中介层布线自底向下实现、早期三维布图综合及层次化设计Memory-on-Logic堆叠实现三维寄生参数提取和静态时序分析等步骤和流程在内的全流程解决方案:

3D-IC设计之如何实现高效的系统级规划

3D-IC设计之中介层自动布线

3D-IC设计之自底向上实现流程与高效数据管理

3D-IC设计之早期三维布图综合以及层次化设计

3D-IC设计之Memory-on-Logic堆叠实现流程

3D-IC设计之寄生抽取和静态时序分析

3D-IC设计之系统级版图原理图一致性检查

该方案可以在最大限度上提高设计在不同3D-IC制造方案的可迁移性,从而最大程度减少芯片设计团队对于3D-IC先进封装技术的学习成本,封装设计团队对芯片设计技术的学习成本,系统多物理验证和签核团队对芯片设计和封装设计的学习成本,从而使团队中的每个角色专注于自己所熟悉的领域,更快的实现3D-IC产品全系统的设计收敛和签核,通过传统工艺实现更高系统集成度,或在先进工艺节点或异构集成系统上进一步提高数据带宽、吞吐率和传统的性能、功耗、面积等综合系统指标。

c905b726-7ce7-11ed-8abf-dac502259ad0.png

Integrity 3D-IC平台的推出只是开始,我们期待越来越多的设计者借助Integrity 3D-IC将两维设计平面拓展到三维设计空间,来实现5G/6G通讯、人工智能、数据中心、高性能移动处理器汽车电子等越来越先进的创新需求,为人类的生产生活开创更加美好的未来!

如您需了解Cadence 3D-IC Integrity 平台的更多内容,请点击“阅读原文” 注册申请我们的Integrity 3D-IC资料包。

Integrity 3D-IC资料包:

-Cadence Integrity 3D-IC 平台 产品手册

-Cadence Integrity 3D-IC 平台PPT资料包

注册成功且通过Cadence审核的用户可获得完整版PPT资料。审核通过后Cadence会将PPT发送至您的邮箱,提供您的公司邮箱地址通过审核的几率更大哦!

Cadence Integrity 3D-IC 平台提供了一个高效的解决方案,用于部署 3D 设计和分析流程,以实现强大的硅堆叠设计。该平台是 Cadence 数字和签核产品组合的一部分,支持 Cadence 公司的智能系统设计战略(Intelligent System Design) ,旨在实现系统驱动的卓越 SoC 芯片设计。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IC设计
    +关注

    关注

    38

    文章

    1406

    浏览量

    108436

原文标题:3D-IC未来已来

文章出处:【微信号:深圳市赛姆烯金科技有限公司,微信公众号:深圳市赛姆烯金科技有限公司】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    3D IC设计中的信号完整性与电源完整性分析

    对更高性能和更强功能的不懈追求,推动半导体行业经历了多个变革时代。最新的转变是从传统的单片SoC转向异构集成先进封装IC,包括3D IC。这项新兴技术有望助力半导体公司延续摩尔定律。
    的头像 发表于 02-03 08:13 1.3w次阅读
    <b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的信号完整性与电源完整性分析

    西门子Innovator3D IC异构集成平台解决方案

    Innovator3D IC 使用全新的半导体封装 2.5D3D 技术平台与基底,为 ASIC 和小芯片的规划和异构集成提供了更快和更可预测的路径。
    的头像 发表于 01-19 15:02 510次阅读
    西门子Innovator<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>异构集成平台解决方案

    简单认识3D SOI集成电路技术

    在半导体技术迈向“后摩尔时代”的进程中,3D集成电路(3D IC)凭借垂直堆叠架构突破平面缩放限制,成为提升性能与功能密度的核心路径。
    的头像 发表于 12-26 15:22 978次阅读
    简单认识<b class='flag-5'>3D</b> SOI集成电路技术

    华大九天Argus 3D重塑3D IC全链路PV验证新格局

    系统性能。一个清晰的趋势已然显现:未来的高性能芯片,必将朝着更大尺寸、更高密度、更高速率的3D异构系统方向发展。
    的头像 发表于 12-24 17:05 3343次阅读
    华大九天Argus <b class='flag-5'>3D</b>重塑<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>全链路PV验证新格局

    一文掌握3D IC设计中的多物理场效应

    EDA半导体行业正处在一个关键转折点,摩尔定律的极限推动着向三维集成电路(3D IC)技术的转型。通过垂直集成多个芯粒,3D IC 在性能、功能性和能效方面实现了进步。然而,堆叠芯片引
    的头像 发表于 12-19 09:12 746次阅读
    一文掌握<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的多物理场效应

    AI重塑EDA,3D-IC成关键战场:Cadence的洞察与应变

    电子发烧友网报道(文/吴子鹏)当摩尔定律逼近物理极限,3D-IC成为延续算力指数级增长的新选择;当大模型发展一日千里,AI开始反向定义芯片设计与需求。两条技术曲线在同一时空交汇,EDA工具链的智能化
    的头像 发表于 11-27 08:51 7832次阅读

    3D磁传感推动机器人舵机技术升级

    芯MLX90378GVS-ABJ-307 3D磁传感器通过Triaxis®技术实现三维磁场感知,支持5V-12V宽电压与-40℃~160℃工作范围,为机器人舵机提供±0.5°高精度非接触位置检测,显著提升运动控制精度与可靠性。
    的头像 发表于 11-20 09:48 1052次阅读
    迈<b class='flag-5'>来</b>芯<b class='flag-5'>3D</b>磁传感推动机器人舵机技术升级

    西门子EDA重塑3D IC设计:突破高效协同、可靠验证、散热及应力管理多重门

    上进行堆叠,极大地提高了芯片的集成度和性能,成为未来集成电路产业的重要发展方向。然而,3D IC在设计过程中也面临着诸多技术挑战。 高效协同平台, 重塑异构复杂设计范式 3D
    的头像 发表于 10-23 14:32 6225次阅读
    西门子EDA重塑<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计:突破高效协同、可靠验证、散热及应力管理多重门

    Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术

    上市周期,以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作,推出全球领先的半导体产品。
    的头像 发表于 10-13 13:37 2486次阅读

    Cadence在3D-IC以及AI领域的创新实践

    当前,人工智能正以前所未有的深度重塑半导体产业链的核心环节,而作为芯片设计的“引擎”,EDA(电子设计自动化)领域正经历着从传统规则驱动向数据智能驱动的范式迁移。主流 EDA 厂商纷纷加大 AI 工具研发的投入,通过引入 AI 技术赋能 EDA 工具,助力芯片设计,这场由 AI 引发的技术变革,不仅在重构芯片设计的效率边界,更在重新定义 EDA 工具的核心竞争力。
    的头像 发表于 09-09 11:52 4150次阅读
    Cadence在<b class='flag-5'>3D-IC</b>以及AI领域的创新实践

    pHEMT GaAs IC SPDT 开关 0.1–3 GHz skyworksinc

    电子发烧友网为你提供()pHEMT GaAs IC SPDT 开关 0.1–3 GHz相关产品参数、数据手册,更有pHEMT GaAs IC SPDT 开关 0.1–3 GHz的引脚图
    发表于 08-19 18:29
    pHEMT GaAs <b class='flag-5'>IC</b> SPDT 开关 0.1–<b class='flag-5'>3</b> GHz skyworksinc

    上海立芯亮相第五届RISC-V中国峰会

    上海立芯软件科技有限公司的四款核心产品——LeCompiler(数字设计全流程平台)、LePI(电源完整性平台)、LePV(物理验证与签核平台)及Le3DIC(3D-IC设计平台解决方案)一经亮相
    的头像 发表于 07-26 10:42 1389次阅读

    Cadence Integrity 3D-IC平台解决AI算力困局

    从日常生活中的语音助手和自动驾驶,到工业上的全自动工厂和 AI 辅助设计,人工智能技术正在为我们的世界带来革命性的变化。在人工智能的应用中,无论是文字、语音、还是视频,都需要被转化为一串串的基本的数据单元,以供 AI 处理器识别并进行运算处理。这些单元被称之为 token。
    的头像 发表于 07-25 14:07 1141次阅读

    西门子利用AI缩小行业的IC验证生产率差距

    工智能相结合,突破了集成电路(IC)验证流程的极限,提高了工程团队的生产效率。 Questa One提供更快的引擎,使工程师的工作速度更快,所需的工作负载更少,能够支持从IP到系统级芯片(SoC)再到系统的最大型、最复杂的设计,开发时还考虑了先进的3D-IC、基于芯粒的设
    的头像 发表于 05-27 14:34 687次阅读

    Cadence携手台积公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动 AI 和 3D-IC芯片设计发展

    :CDNS)近日宣布进一步深化与台积公司的长期合作,利用经过认证的设计流程、经过硅验证的 IP 和持续的技术协作,加速 3D-IC 和先进节点技术的芯片开发进程。作为台积公司 N2P、N5 和 N3 工艺节点
    的头像 发表于 05-23 16:40 2041次阅读