由于测试芯片的复杂性和覆盖范围的原因,单个小芯片对复合材料成品率下降的影响正在为晶圆测试带来新的性能要求。从测试的角度来看,使小芯片成为主流技术取决于确保以合理的测试成本获得“足够好的模具”。
晶圆级测试在小芯片制造过程中扮演着至关重要的角色。以HBM(高带宽内存)为例,它可以及早发现有缺陷的DRAM和逻辑芯片,以便可以在复杂而昂贵的堆叠阶段之前将其删除。堆叠后晶圆的进一步测试可确保完成的堆叠在切割成独立组件之前具有完整的功能。理想情况下,每个DRAM芯片在堆叠之前都应进行已知良好芯片(KGD)测试,以独立验证其性能。但这在经济上通常是不可行的。在某些时候,测试成本超过了系统完成后增加的价值。 因此,需要一种平衡测试成本和未做芯片不良率检测的测试策略,以将异构集成引入大批量生产。
得益于MEMS探针卡技术的创新,FormFactor的产品可以帮助客户实现全流程的KGD测试(例如支持45μm栅格阵列间距微凸点测试的Altius探针卡,用于高速HBM和Interposer插入连接器的良品率验证),并且可以接受有限的测试成本(例如SmartMatrix探针卡,通过同时测试300mm晶圆上的数千个芯片,大大降低了每个芯片的测试成本)。最终,我们在小型芯片制造过程的每个阶段获得有关产品性能和成品率的更多信息,从而帮助客户降低总体制造成本。
审核编辑 :李倩
-
晶圆
+关注
关注
52文章
4660浏览量
126754 -
芯片制造
+关注
关注
9文章
586浏览量
28630
原文标题:探针台测试,从晶圆测试角度来看,使小芯片(Chiplet)成为主流技术所面临的最大挑战是什么?
文章出处:【微信号:gh_064d56de9e11,微信公众号:芯睿半导体】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
Chiplet技术对英特尔和台积电有哪些影响呢?
![<b class='flag-5'>Chiplet</b><b class='flag-5'>技术</b>对英特尔和台积电有哪些影响呢?](https://file1.elecfans.com/web2/M00/BD/E4/wKgZomWvKbSAA6oOAAAm2_IMq_E983.png)
Chiplet成大芯片设计主流方式,开启IP复用新模式
什么是Chiplet技术?Chiplet技术有哪些优缺点?
chiplet和cowos的关系
chiplet和cpo有什么区别?
从设计到制造,Chiplet何以成为高性能芯片设计的首选
![从设计到制造,<b class='flag-5'>Chiplet</b>何以<b class='flag-5'>成为</b>高性能<b class='flag-5'>芯片</b>设计的首选](https://file1.elecfans.com/web2/M00/90/17/wKgaomTUu3SAfAclAAHLsU_uXUg656.png)
一文解析Chiplet中的先进封装技术
![一文解析<b class='flag-5'>Chiplet</b>中的先进封装<b class='flag-5'>技术</b>](https://file1.elecfans.com/web2/M00/8C/DE/wKgZomS0mI6Af3KXAAAu20Fy-e4456.png)
Chiplet和异构集成时代芯片测试的挑战与机遇
![<b class='flag-5'>Chiplet</b>和异构集成时代<b class='flag-5'>芯片</b>测试的<b class='flag-5'>挑战</b>与机遇](https://file1.elecfans.com/web2/M00/8C/90/wKgaomSuUQuAZ8qYAAA0waOQeMo246.png)
探讨Chiplet封装的优势和挑战
![探讨<b class='flag-5'>Chiplet</b>封装的优势和<b class='flag-5'>挑战</b>](https://file1.elecfans.com/web2/M00/8C/1F/wKgaomSmNdKAOcbsAAAMB9u1Wkg345.jpg)
评论