收发器相位噪声拆解通过外部LO提供性能

软件定义无线电是当今行业的主要主题之一。软件定义无线电的性能能力得益于射频（RF）收发器的发布，该收发器在单片集成电路（IC）中提供了完整的无线电解决方案。ADI收发器产品线提供了一个使能IC，扩展到许多完全由软件控制的无线电设计中。这些器件仍有待探索的领域之一是低相位噪声应用的能力。本文评估了这些高度集成的射频集成电路（RFIC）的相位噪声性能，重点介绍了提供外部频率的情况。

ADI公司ADRV9009收发器使用外部本振（LO）时的测量表明，使用低噪声LO时，相位噪声可以显著改善。收发器架构是从相位噪声贡献的角度提出的。通过一系列测量，残余或加性相位噪声被提取为DAC输出上编程频率的函数。利用这种噪声贡献以及输入频率（LO和基准电压源）的相位噪声，可以估算发射输出端的总相位噪声。将这些估计值与测量结果进行比较。

介绍/动机

相位噪声是无线电设计中表征信号质量的关键指标之一。在架构定义阶段投入了大量精力，以确保以最经济的方式实现相位噪声要求。

ADRV9009收发器的测量表明，根据所选择的实现方案，可能存在多种可能的噪声性能结果。使用内部LO功能时，相位噪声由内部基于IC的锁相环（PLL）和压控振荡器（VCO）决定。内部LO设计用于满足大多数通信应用。对于要求改善相位噪声性能的应用，当使用低相位噪声源作为外部LO时，可以实现显著的相位噪声改善。

图1显示了ADRV9009收发器在10 kHz至100 kHz失调下相位噪声改善超过40 dB的潜力。进行这些测量的条件如下：对于内部LO测量，LO频率设置为2.6 GHz，DAC输出为8 MHz。对于外部LO测量，使用罗德与施瓦茨SMA100B作为LO源。LO路径上有一个内部分频器，因此对于2.6 GHz的LO频率，发生器设置为5.2 GHz。 使用Holzworth HA7402相位噪声分析仪进行测量。

图1.ADRV9009收发器相位噪声测量使用内部LO功能时，相位噪声受基于IC的PLL/VCO的限制。如果使用低相位噪声外部LO，则可以显著改善相位噪声。

ADRV9009 收发器

ADRV9009是ADI收发器产品线的最新版本。收发器架构如图2所示。收发器是双通道无线电，具有发射和接收功能，采用直接变频架构实现，1在单片IC中。数字处理包括正交纠错、直流失调和LO泄漏算法，可实现在直接变频架构中实现的性能。收发器提供完整的RF数字功能。RF频率支持高达6 GHz，JESD204B接口为基于ASIC或FPGA的处理器提供高速数据接口。

图2.ADRV9009收发器功能框图

无线电与参考频率输入同步。多个PLL锁相至基准电压源，包括转换器时钟、LO和数字时钟。提供外部LO以允许绕过内部LO PLL。LO路径在PLL或外部LO输入和混频器端口之间有一个分频器。这用于生成直接变频架构所需的正交LO信号。转换器时钟和LO对可实现的相位噪声有直接影响，在评估相位噪声贡献因素时将进一步讨论。

检查相位噪声贡献因素

发射输出端的相位噪声由几个因素组成。图3显示了直接变频波形发生器架构以及初级相位噪声贡献因素的简化框图。

图3.直接上变频框图和相关相位噪声贡献因素。

在剖析收发器相位噪声之前，有几个基本原理值得回顾。在倍频器或分频器中，相位噪声为20logN，其中N是输入输出频率比。2这也适用于直接数字频率合成器（DDS），其中时钟噪声贡献随DDS输出频率成20logN。要考虑的第二个方面是PLL中的相位噪声传递函数。3注入PLL的参考频率将作为频率比（类似于乘法器）的函数与输出成比例，但将根据环路带宽（BW）和所选环路滤波器类型应用低通滤波器效应。

将这些原理应用于收发器，可以检查各种贡献因素。有两个频率，即LO频率和参考频率，注入收发器。LO频率对相位噪声输出有直接贡献，但在用于向混频器创建正交LO信号的内部分频器中降低6 dB。参考频率贡献由几个因素决定。它用于在时钟PLL中创建DAC时钟。时钟输出端由参考频率引起的噪声将按PLL的噪声传递函数进行调节。然后，该贡献将再次按DAC时钟与DAC输出频率的比值进行缩放。这种效应可以简化为参考频率与DAC输出频率的缩放，并应用基于PLL带宽的低通传递函数。

接下来，考虑收发器IC相位噪声的贡献。发射路径中的所有电路元件都会增加残余噪声。IC噪声贡献因素之一是DAC输出端的附加噪声，随DAC输出频率的变化而变化。这可以概括为两个残余相位噪声项;频率相关噪声贡献和频率无关噪声贡献。频率相关噪声随DAC输出频率调整20logN。与频率无关的噪声是固定的，并将设置收发器IC的相位本底噪声贡献。

为了提取IC残余噪声贡献与频率相关和频率无关贡献因素的函数，进行了一系列相位噪声测量，如图4所示。

（a）.参考频率和LO频率。

（b）. 收发器发射输出相位噪声。

（c）. 收发器残余相位噪声。

图4.相位噪声测量用于提取不同的相位噪声贡献因素。

用于相位噪声测量的测试设置如图5所示。对于收发器LO和参考频率输入，分别使用了罗德与施瓦茨SMA100B和100 A。霍尔茨沃思HA7402C用作相位噪声测试仪。对于绝对相位噪声测量，收发器的发射输出被注入测试装置。对于残余相位噪声测量，需要三个收发器，当使用额外的收发器作为测试仪中混频器的LO端口时，可以从测量中消除参考频率和LO频率的噪声贡献。

（a）. 绝对相位噪声测量。

（b）. 残余相位噪声测量。

图5.用于相位噪声测量的测试设置。

通过评估图4的测量数据，提取了收发器IC的频率相关和频率无关相位噪声贡献因素。估计值如图 6 所示。估计值来自对测量数据的曲线拟合和在偏移频率大于1 MHz时的相位本底噪声的阈值设置。

图6.收发器残余相位噪声贡献因素。这些曲线是从图4的测量数据中提取的。

绝对相位噪声测量与预测

通过评估所述的不同相位噪声贡献，可以计算出基于DAC输出频率以及用于LO和基准电压源的振荡器的预测。测量结果与预测结果如图7所示。

（a）. DAC 输出 = 12.5 MHz。

（b）. DAC 输出 = 25 MHz。

（c）. DAC 输出 = 50 MHz。

（d）. DAC 输出 = 100 MHz。

图7.使用外部LO测量的相位噪声与预测相位噪声。对于2.6 GHz的收发器中心频率，LO设置为5.2 GHz。DAC输出频率在12.5 MHz至100 MHz之间变化。 结果是可预测的，并表明分析方法可以扩展到其他频率。

贡献者的计算方法如下：

LO相位噪声贡献：使用图4中测得的LO相位噪声，并将其降低6 dB，以考虑收发器IC内部的分频器。

参考相位噪声贡献：使用图4中测得的参考噪声作为起点。收发器中的时钟PLL具有几百kHz的环路带宽，因此对基准噪声施加了具有类似带宽的二阶低通滤波器。然后将噪声按DAC输出频率与参考频率之比的20log进行缩放。

IC贡献：使用图6的曲线。

测量结果与预测非常接近，图表表明哪些贡献者主导了各种偏移频率。在失调频率低于~5 kHz时，第一个LO占主导地位。当偏移高于~1 MHz时，IC残余噪声占主导地位。在~10 kHz至~500 kHz之间的中间失调频率下，DAC输出频率成为一个因素。在较高的DAC输出频率下，IC频率相关噪声占主导地位。随着DAC输出频率的降低，IC贡献降低到LO频率再次主导性能的程度。

外部LO注意事项

在探索使用外部LO的设计中，值得注意一些实际考虑因素。有两个特定的项目可能是一个限制。

使用内部分频器时，启动时或切换外部LO时会出现相位模糊。内部LO包含RF相位同步功能，但外部LO尚不提供此功能。

当跳频外部LO时，QEC算法有一个建立时间，该时间可能会在频率变化后的瞬间产生杂散影响镜像。

这两种情况都会导致多通道系统复杂化，在大于收发器瞬时带宽的工作频段上动态跳频。对于未来的收发器，这些限制可能会被克服，但在撰写本文时，ADRV9009与外部LO一起使用时存在这些复杂性。

尽管存在这些复杂性，但仍有多种应用可以利用外部LO的改进相位。其中包括动态跳频要求不那么严格的任何单通道或低通道数系统，或任何具有固定LO频率的多通道系统。

可以从外部LO相位噪声性能中受益的特定应用是相对窄带相控阵。在此应用中，将收发器用于通用波形发生器和接收器设计是可行的，该设计可以支持多种工作频率，然后在工作或最终LO实现期间选择特定频段。

对于工作频段在收发器瞬时带宽内的相控阵系统，外部LO可以是单频，在这种情况下，在带有外部LO的相控阵中使用收发器可能是一个非常实用的选择。在评估系统相位噪声时，可以选择参考频率源振荡器，使参考频率噪声贡献远低于LO噪声贡献。如果将公共LO分布到收发器阵列，则随着系统中相干组合的收发器数量的增加，IC的噪声贡献将降低到系统由外部LO主导的水平。这一结论简化了系统工程噪声分析。由于噪声以公共LO为主，因此工程工作可以集中在中央LO设计的最佳成本/性能权衡上。

总结

本文提供了一种使用外部LO时预测ADRV9009收发器相位噪声的方法。该方法允许跟踪基准振荡器、LO源和收发器的贡献，作为DAC输出频率的函数。测量结果与预测结果匹配良好，表明该方法可以扩展为分析与其他频率源一起使用时的收发器能力。这种方法也非常通用，可以扩展到任何波形发生器设计。

使用外部LO测量的相位噪声性能在创建低相位噪声LO源时具有显著的性能优势。我们的目的是在评估架构选项时为系统设计人员提供一系列选项。对于在具有外部LO输入的低相位噪声应用中使用收发器的设计，该描述为评估不同条件下的系统级相位噪声提供了基础。

为了评估系统相位噪声，可以选择参考频率源振荡器，使参考频率噪声贡献远低于LO噪声贡献。如果将公共LO分布到收发器阵列，则随着系统中相干组合的收发器数量的增加，IC的噪声贡献将降低到系统由外部LO主导的水平。这一结论简化了系统工程噪声分析。由于噪声以公共LO为主，因此工程工作可以集中在中央LO设计的最佳成本/性能权衡上。

使用外部LO测量的相位噪声性能在创建低相位噪声LO源时具有显著的性能优势。我们的目的是在评估架构选项时为系统设计人员提供一系列选项。对于在具有外部LO输入的低相位噪声应用中使用收发器的设计，该描述为评估不同条件下的系统级相位噪声提供了基础。

审核编辑：郭婷