JESD204C入门：新增功能应用

在JESD204C入门系列的第1部分中，新版本的JESD204标准通过描述它解决的一些问题来证明其合理性。通过描述新的术语和功能来总结该标准的B版和C版之间的差异，然后逐层概述这些差异。由于第1部分奠定了合适的基础，让我们仔细看看JESD204C标准的一些更值得注意的新功能。

64b/66b 和 64b/80b 链路层

对于 64b/66b 链路层，66 位数据块是两个同步标头位，后跟八个八位字节的示例数据，部分基于 IEEE 802.3 条款 49 中定义的块格式。与IEEE标准不同，没有编码 - 有效载荷数据只是传输层打包到数据帧中的转换器样本数据。由于没有编码来确保发生一定数量的数据转换以提供直流平衡，因此必须对样本数据进行加扰。这些加扰的帧数据八位字节直接放入链路层，并附加两个同步标头位。

64b/66b 块格式如图 1 所示。该示例显示了一条数据通道由帧组成的情况，该帧包含一个转换器的每个帧包含一个样本。块映射规则与JESD204B标准中的帧映射规则非常相似。将八位字节映射到 64 位块是按顺序完成的，D0 表示帧的第一个八位字节。例如，如果F = 8，则D0表示JESD204C帧的第一个八位字节，D7表示JESD204C帧的最后一个八位字节。帧的第一个八位字节是八位字节，其MSB是转换器0的Sample0的MSB（与JESD204B相同）。例如，如果 F = 2，则 D0 和 D1 表示第一帧，D2 和 D3 表示第二帧，依此类推。

为了与JESD204B中使用的方法保持一致，多模块内的八位字节按MSB到LSB的顺序移入扰频器/解扰器。

对于 E 为 1 的情况，每个多块都从帧边界开始。如果 E > 1，则扩展多块将（并且必须！）从帧边界开始。多块 （MB） 和扩展多块 （EMB） 部分对此进行了详细介绍。

图1.LMFS = 1.1.2.1， N = N' = 16 的 64b/66b 块格式示例。

sync 标头是每个块开头的 2 位未加扰值，其内容被解释为解码单个同步转换位。这些位必须是指示逻辑 1 的 0-1 序列或指示逻辑 0 的 1-0 序列。表 1 枚举了同步标头同步转换位值。

同步标头 （0.1）	同步转换位
00	无效
01	1
10	0
11	无效

64b/80b 块格式如图 2 所示。除了示例数据的八个八位字节和两个同步标头位外，每个八位字节之间还放置了两个填充位。填充位的值由17位PRBS序列确定，以减少杂散并确保适当数量的数据转换以保持直流平衡。在对样本数据进行加扰后，将未加扰的填充位插入到块中。

图2.LMFS = 1.1.2.1， N = N' = 16 的 64b/80b 块格式示例。

提供 64b/80b 选项以保持与 8b/10b 相同的时钟比，这有助于简化锁相环 （PLL） 设计，同时最大限度地减少杂散。在希望使用前向纠错或利用同步字提供的其他功能的应用中，此方案将优于 8b/10b，这将在稍后讨论。

多块 （MB） 和扩展多块 （EMB）

JESD204C多模块中有32个模块。每个多块中的 32 个同步转换位构成一个 32 位同步字。这些将在后面更详细地讨论。扩展多块是 E 多块的容器，必须包含整数帧数。 当多帧不包含整数帧数时，需要 E > 1。多块和扩展多块的格式如图 3 所示。

图3.JESD204C多块和扩展多块格式。

多块为 2112 （32×66） 或 2560 （32×80） 位，具体取决于使用的 64 位编码方案。对于大多数实现和配置，扩展多块将只是一个多块。EE参数在JESD204C中引入，用于确定扩展多块中的多块数。E 的默认值为 1。如上所述，帧中的八位字节数 F 不是 2 的幂的配置需要 E > 1。E 的等式为：E = LCM（F， 256）/256。在传输 12 位样本时，这些配置通常是首选，N' 设置为 12，以最大限度地提高链路中的带宽效率。此要求可确保 EMB 边界与帧边界重合。

图4和图5显示了JESD204C配置的示例，其中E>1。所示的JESD204C配置适用于LMFS = 2.8.6.1、N' = 12和E = 3的情况。图 4 显示了传输层映射。在此配置中，每个通道有四个 12 位采样，转换为六个八位组。由于多块的每个块需要八个八位字节，因此该块由后续帧中的两个八位字节（1.33 个样本）填充。

图4.LMFS 的传输层映射 = 2.8.6.1， N' = 12， E = 3。

图 5 显示了如何使用来自传输层的数据帧形成块和多块。如图所示，您可以看到帧边界与每三个块上的块边界对齐。由于多块由 32 个块组成，因此在第三个多块之后才能实现帧与多块的对齐。因此，E = 3。

图5.LMFS = 2.8.6.1、N' = 12、E = 3 的串行器输出多块/帧对齐。

LEMC 是扩展的多块计数器，大致相当于 8b/10b 链路层中的 LMFC。SYSREF 对齐系统中的所有 LEMC，LEMC 边界用于确定同步和通道对齐。

同步字

32 位同步字由多块中 32 个块的每个示例标头组成，其中首先传输位 0。同步字用于提供通道同步并启用确定性延迟。此外，它还可以选择提供CRC纠错、前向纠错，或为发射器提供与接收器通信的命令通道。

32 位同步字有三种不同的格式选项。在每种情况下，都需要多块结束序列，因为它用于获取多块同步和通道对齐。表 2 和表 3 显示了两种最常见用例中可用的不同位字段。

同步字位	字段名称	功能
0	CRC11	12 位 CRC 值的 11：9 位 — 适用于前一个多块
1	CRC10
2	CRC9
3	1	始终为 1
4	CRC8	12 位 CRC 值的 8：6 位 — 适用于之前的多块
5	CRC7
6	CRC6
7	1	始终为 1
8	CRC5	12 位 CRC 值的 5：3 位 — 适用于之前的多块
9	CRC4
10	CRC3
11	1	始终为 1
12	CRC2	12 位 CRC 值的 2：0 位 — 适用于以前的多块
13	结直肠癌1
14	CRC0
15	1	始终为 1
16	厘米6	7 位命令通道的 7：5 位
17	Cmd5
18	Cmd4
19	1	始终为 1
20	Cmd3	7 位命令通道的第 3 位
21	1	始终为 1
22	欧姆	扩展结束多块位
23	1	始终为 1
24	厘米2	7 位命令通道的位 2：0
25	厘米1
26	厘米0
27	0	多块结束导频信号
28	0
29	0
30	0
31	1

同步字位	字段名称	功能
0	FEC[25]	26 位前向纠错字的位 25：4 — 适用于之前的多块
1	FEC[24]
2	FEC[23]
3	FEC[22]
4	FEC[21]
5	FEC[20]
6	FEC[19]
7	FEC[18]
8	FEC[17]
9	FEC[16]
10	FEC[15]
11	FEC[14]
12	FEC[13]
13	FEC[12]
14	FEC[11]
15	FEC[10]
16	FEC[9]
17	FEC[8]
18	FEC[7]
19	FEC[6]
20	FEC[5]
21	FEC[4]
22	欧姆	扩展结束多块位
23	FEC[3]	26 位前向纠错字的 3：0 位 — 适用于之前的多块
24	FEC[2]
25	FEC[1]
26	FEC[0]
27	0	多块结束导频信号
28	0
29	0
30	0
31	1

64b/66b 链路操作

使用 64b/66b 链路层时的链路建立过程从同步标头对齐开始，然后发展到扩展多块同步，最后到扩展多块对齐。

同步标头对齐

同步标头中的同步转换位可确保在每个块边界（66 位）处都有一个数据转换。JESD204C接收器中的状态机检测到数据转换，然后在66位后查找另一个转换。如果状态机以 66 位间隔连续 64 个块检测到位转换，则可实现同步标头锁定 （SH_lock）。如果未检测到 64 个连续转换，则重新启动计算机。

扩展多块同步

一旦实现同步接头对齐，接收器就会在转换位中查找扩展多块结束（EoEMB）序列（100001）。同步字的结构确保此序列只能在适当的时间发生。一旦识别出 EoEMB，状态机每 32 次检查一次德·同步字，以确保存在多块结束导频信号 （00001）。如果E = 1，则EoEMB位也将与导频信号一起存在。如果 E > 1，则每 E × 32 个转换位，导频信号将包含 EoEMB 位。一旦检测到四个连续的有效序列，就可以实现扩展多块锁定（EMB_LOCK）结束。继续监视每个 E × 32 转换位，如果未检测到有效序列并重置对齐过程，则EMB_LOCK将丢失。

扩展多块（通道）对齐

使用64b/66b链路层时的通道对齐与使用8b/10b链路层时非常相似，因为每个通道上的JESD204C接收器中都使用弹性缓冲区来存储传入数据。这称为扩展多块对齐，缓冲区开始在 EoEMB 边界存储数据（而不是使用 8b/10b 链路层时在 ILAS 期间的 /K/ 到 /R/ 边界）。图 6 说明了如何实现车道对齐。一旦收到 EoEMB 的最后一位，每个通道的接收缓冲区就会开始缓冲数据，最后一个到达通道除外。当收到最后一个到达通道的 EoEMB 时，它会触发释放所有通道的接收缓冲区，以便所有通道现在都对齐。

图6.JESD204C 扩展多块（通道）对齐。

错误监控和前向纠错

JESD204C同步字选项使用户能够监控或纠正JESD204数据传输中可能发生的错误。与纠错相关的权衡是系统中的额外延迟。对于大多数应用，使用 CRC-12 同步字进行错误监控是合适的，因为它提供的误码率 （BER） 大于 1 × 10–15.

JESD204C发送器中的CRC-12编码器接收每个多块的加扰数据位，并计算12个奇偶校验位。这些奇偶校验位在随后的多块期间传输到接收器。接收器同样将从它接收的每个多块数据中计算 12 个奇偶校验位，并将这些位与同步字中接收的位进行比较。如果所有奇偶校验位都不匹配，则接收的数据中至少存在一个错误，并且可以引发错误标志。

对于对增加的延迟不敏感的错误敏感型应用（如测试和测量设备），使用 FEC 可能会导致 BER 优于 10 × 10–24.JESD204C发送器中的FEC电路计算多块中加扰数据位的FEC奇偶校验位，并在下一个多块的同步标头流上对这些奇偶校验位进行编码。接收器计算接收位的综合征，即本地生成的奇偶校验和接收的奇偶校验之间的差异。如果综合征为零，则假定接收的数据位是正确的。如果综合征不为零，则可用于确定最可能的错误。

FEC 奇偶校验位的计算方式与 CRC 类似。FEC 编码器接收多块的 2048 个加扰数据位，并添加 26 个奇偶校验位以构建缩短的二进制循环码。此代码的生成器多项式为：

该多项式可以纠正每个多块最多 9 位突发错误。

结语

为了满足未来几年数据密集型应用的更快数据处理需求，JESD204C将多千兆位接口定义为数据转换器和逻辑器件之间的必要通信通道。高达 32 GSPS 通道速率和 64b/66b 编码，能够以最小的开销实现超高带宽应用，从而提高系统效率。5G通信、雷达和电子战应用都将受益于该标准的这些和其他改进。通过增加纠错功能，尖端仪器和其他应用可以依靠多年无差错运行。

审核编辑：郭婷