世芯电子正式宣布以贡献者(Contributor)会员身份加入UCIe™(Universal Chiplet Interconnect Express™)产业联盟,参与UCIe技术标准的研究,结合本身丰富的先进封装(2.5D及CoWoS)量产及HPC ASIC设计经验,将进一步巩固其高性能ASIC领导者的地位。
UCIe可满足来自不同的晶圆厂、不同工艺、有着不同设计的各种chiplet芯片的封装需求。它是一种开放的行业互联标准,可在Chiplet之间提供高带宽、低延迟、节能且具有成本效益的封装连接,使得开放的Chiplet生态系统得以实现。世芯作为贡献者会参与到技术工作组当中,且积极影响未来chiplet技术的发展方向。
UCIe 作为一先进的技术联盟,对于世芯及其高性能计算ASIC客户来说意义非凡,因它设法解决了对计算、内存、存储和跨越云、边缘、企业、5G、汽车及高性能计算的整个计算连续体的连接性的不断增长的需求。世芯电子总裁兼首席执行官沈翔霖表示:“UCIe对先进技术ASIC的未来至关重要,世芯积极参与将势在必行。加入UCIe产业联盟,世芯会扮演技术标准的积极贡献者,也会是带领高阶HPC ASIC芯片设计迈向实现Chiplet里程碑的重要厂商。”
审核编辑:汤梓红
-
半导体
+关注
关注
335文章
27853浏览量
224019 -
世芯电子
+关注
关注
1文章
10浏览量
11003 -
chiplet
+关注
关注
6文章
436浏览量
12641 -
UCIe
+关注
关注
0文章
48浏览量
1666
发布评论请先 登录
相关推荐
解锁Chiplet潜力:封装技术是关键
![解锁<b class='flag-5'>Chiplet</b>潜力:封装<b class='flag-5'>技术</b>是关键](https://file1.elecfans.com/web3/M00/04/E1/wKgZPGd57EiADUV4AAArAy04cyI930.png)
晟联科UCIe+SerDes方案塑造高性能计算(HPC)新未来
![晟联科<b class='flag-5'>UCIe</b>+SerDes方案塑造<b class='flag-5'>高性能</b>计算(HPC)新<b class='flag-5'>未来</b>](https://file1.elecfans.com//web3/M00/03/AA/wKgZPGdrazmAGtiMAAD6NTBeN28869.png)
AI技术驱动半导体产业升级,芯原布局未来智能计算领域
最新Chiplet互联案例解析 UCIe 2.0最新标准解读
![最新<b class='flag-5'>Chiplet</b>互联案例解析 <b class='flag-5'>UCIe</b> 2.0最新标准解读](https://file1.elecfans.com/web1/M00/F3/88/wKgZoWcYqKeAZoyGAAAg2hUkJvk533.png)
世芯电子成功流片2nm测试芯片
UCIe规范引领Chiplet技术革新,新思科技发布40G UCIe IP解决方案
突破与解耦:Chiplet技术让AMD实现高性能计算与服务器领域复兴
![突破与解耦:<b class='flag-5'>Chiplet</b><b class='flag-5'>技术</b>让AMD实现<b class='flag-5'>高性能</b>计算与服务器领域复兴](https://file1.elecfans.com/web2/M00/03/B2/wKgZombFzXmAaGpGAAB6s9bVYLc608.jpg)
技术巅峰!探秘国内高性能模拟芯片的未来发展
![<b class='flag-5'>技术</b>巅峰!探秘国内<b class='flag-5'>高性能</b>模拟芯片的<b class='flag-5'>未来</b>发展](https://file1.elecfans.com/web2/M00/F1/DE/wKgZomZ2LRCAB-yNAABP2i-S8yE798.png)
评论