0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

了解高速ADC的交流行为

星星科技指导员 来源:ADI 作者:David Kress 2022-12-22 15:10 次阅读

了解常见的转换器交流性能特征和概念(量化、采样、信噪比和失真 (SINAD)、有效位数 (ENOB)、孔径抖动噪声、失真积、无杂散动态范围 (SFDR))有助于设计人员针对各种设计目标(如性能和成本)优化转换器组件选择。

消费、医疗、汽车甚至工业领域越来越多的电子产品利用高速信号技术进行数据和语音通信音频和成像。虽然这些应用类别处理具有不同带宽的信号并使用相应的不同转换器架构,但在比较模数转换器ADC)和评估特定实现的性能时,它们具有某些共同特征。特别是,在这些不同应用类别中工作的设计人员关注许多常见的转换器交流性能特征,这些特征可以设置其系统的性能限制。

量化

所有ADC均采用连续时间和幅度的输入信号,并输出量化的离散时间采样。ADC的双重功能(量化和采样)提供了从模拟信号域到数字信号域的高效转换,但每种功能都会对转换器的交流性能产生影响。

由于数字化仪只有有限数量的代码来解析连续输入信号,因此它们的输出会产生锯齿波形状的误差函数。锯齿边沿对应于ADC的代码转换。

为了衡量量化误差的最佳情况下噪声贡献的影响,假设一个满量程正弦波输入到一个完美的数字化仪:

poYBAGOkAuWAGUkqAAAOjaCxSo0596.jpg?h=62&w=278&la=en&imgver=1

其中 q 是 LSB 的大小,N 是位数。该波形的均方根 (rms) 幅度只是振幅除以 2 的平方根,

poYBAGOkAueAdxPSAAALtLm_4Og662.jpg?la=en&imgver=1

有效值量化噪声为

pYYBAGOkAuiAT_P_AAALR5sBafs221.jpg?la=en&imgver=1

均方根满量程信号与均方根量化噪声之比给出了ADC的理想SNR,我们可以用分贝表示:

poYBAGOkAumATYg4AAA8Wj0GHV4420.jpg?h=252&w=424&la=en&imgver=1

请记住,此表达式给出了 N 位转换器的理论极限。实际量化器无法达到这种性能水平,实际转换器具有额外的噪声源,但您可以使用此数字作为判断候选ADC的参考。

采样

最著名的采样特征是在频率大于采样率一半的频率下发生的混叠信号能量 - fS/2.这个半采样速率限制称为奈奎斯特频率,用于将频谱划分为大小相等的段,称为奈奎斯特区。第一个奈奎斯特区从直流延伸到f。S/2,第二奈奎斯特区占据f之间的光谱S/2和 fS,等等。

实际上,采样器在所有奈奎斯特区中混叠信号。例如,频率f的基带信号图像一个将出现在 fS± f一个, 2楼S± f一个,依此类推(图 1,顶部)。类似地,采样频率附近发生的信号将混叠到第一个奈奎斯特区。该信号的图像也将出现在第三和第四个奈奎斯特区(图1,底部)。因此,输入信号能量位于奈奎斯特区以外的采样器,而不是您感兴趣的区域,只需通过混叠即可在奈奎斯特区生成该信号的图像。

pYYBAGOkAuqAdNg6AABOPtVOiFc864.jpg?h=270&hash=94F37F7D95BFF743752BAF5462EEDC6D289BD21A&la=en&imgver=1

图1.(上)采样器产生基带信号f的图像(红色)一个(蓝色)显示与采样频率 f 的偏移S及其谐波。(下)光谱偏移等于 ±f一个.采样率混叠附近出现的信号、噪声和干扰频谱低至基带。图像也将出现在奈奎斯特上部区域。

带外信号能量,显示为f一个(图 1,底部),不必来自预期的信号源。相反,该能量可能来自噪声源、带外干扰源或电路元件在预期输入信号上工作的失真产物。在确定应用所需的失真性能时,这是一个重要的考虑因素。

通过在信号链中采样器输入之前包含基带抗混叠滤波器,可以减少采样器可用的带外信号能量。虽然,从理论上讲,您只能以您感兴趣的数字化最高频率的两倍进行采样,但所谓的砖墙滤波器(具有零过渡带的滤波器)在模拟域中不存在。过采样 — 频率大于 2f 的采样S—为抗混叠滤波器的过渡带提供一些光谱空间。

如果ADC的量化噪声与交流输入信号不相关,则噪声分布在第一个奈奎斯特区。在这种情况下,过采样还通过扩大奈奎斯特区来降低有效量化噪声,采样速率每增加一倍,SNR(信噪比)就会增加3 dB。这假设使用具有固定通带的抗混叠滤波器。通过足够的过采样,抗混叠滤波器可以衰减带外信号内容,使其混叠镜像保持在本底噪声以下。

请注意,如果输入信号锁定到采样频率的整数子倍,则量化噪声将不再显示为奈奎斯特区上的均匀能量分布。在这种情况下,量化噪声似乎会围绕信号的谐波聚集在一起。因此,在选择采样率时,应仔细考虑应用信号的频谱特性。

西纳德和伊诺布

如果失真产物和带外频谱内容的混叠不保持在本底噪声下方,则会导致SINAD。转换器的数据手册将在输入信号的指定条件下以dB表示SINAD。转换器的ENOB,也许是ADC最常引用的交流规格,只是以位而不是dB表示的SINAD:

pYYBAGOkAuyASuqEAAAX2S_Pnv4176.jpg?la=en&imgver=1

对于失真产物和混叠信号能量保持在本底噪声以下的情况,SINAD = SNR。在这种情况下,等式5只是等式4的重排,求解N。更常见的情况是SINAD

虽然经常被引用,但ENOB不足以描述高速转换器的性能。高速转换器是出了名的多参数转换器,没有一个数字可以希望捕获整个规格表来描述的内容。ENOB 确实为比较候选转换器提供了一个合理的起点,只要您不过分依赖数字的重要性即可。

ENOB (位) 信噪比 (分贝) f.MAX (tj= 1 ps) f.MAX (tj = 2 ps)
20 122 124千赫 62千赫
18 110 496千赫 248千赫
16 98 1.98千赫 9.93千赫
14 86 7.94千赫 3.97千赫
12 74 31.7千赫 15.5千赫
10 62 127千赫 63.5千赫

更有价值的是SINAD与频率特性曲线的关系,许多高速转换器在其数据手册中都有该曲线(图2)。这些允许您确定应用相关频率下的至少典型性能,而不是转换器制造商为数据手册规格表选择的点频率。

poYBAGOkAu2AMl3wAABrchfsHTA888.jpg?h=270&hash=DB4E74C96C5E75EF92AAF9085029B10D4245899D&la=en&imgver=1

图2.虽然ENOB在候选高速ADC之间提供了有用的(如果粗略的)比较,但描述SINAD与频率的特性曲线可以更深入地了解转换器的性能。

孔径抖动噪声

导致公式4的量化噪声讨论假设了一个理想的数字化仪。该假设内置于无噪声信号和时钟源。在实际电路中,信号到达ADC的输入端时,先前信号处理级已经捐赠了噪声和失真产物。噪声成分通常与量化噪声不相关,因此添加平方根和:

pYYBAGOkAu6ASfI7AAANsfB404c306.jpg?h=68&w=255&la=en&imgver=1

哪里en(一)是来自 m 个不相关源系统中贡献源的噪声。

其中一个影响噪声源来自采样时钟边沿时序的不确定性,导致孔径抖动噪声。这种噪声源于采样器正在捕获交流信号的事实 - 可以说瞄准移动目标。采样边沿时序的变化会导致采样器捕获的幅度的统计分布,即噪声(图 3)。信号频率越高,信号斜率或压摆率越大,因此,边沿时序的给定变化引起的幅度误差就越大。因此,给定孔径抖动量的影响取决于信号频率。

pYYBAGOkAvCAYODLAABQqcf1uBk972.jpg?h=270&hash=389D6C218BDEB95C69466D469784DA5ED9910FAB&la=en&imgver=1

图3.孔径抖动(采样时间的不确定性)会产生噪声幅度,该噪声幅度取决于信号频率,这是由于信号在抖动期间的摆动所致。

孔径抖动引起的信噪比为

poYBAGOkAvGASI8TAAAR_a89BV0720.jpg?la=en&imgver=1

其中 f 是信号频率,以及tj是均方根孔径抖动。通常,在选择候选ADC时,问题是,鉴于给定频率信号的SNR要求,您的应用可以承受的最大孔径抖动。重新排列公式7得到

pYYBAGOkAvKAJH21AAALn3uJvbM521.jpg?la=en&imgver=1

请注意,除了转换器内的抖动源外,还有来自应用电路的抖动源。因此,电路实现的净性能取决于转换器选择和设计其他方面的质量,特别是时钟发生电路和电路板布局。

为了了解抖动如何影响给定ENOB的最大信号频率,请考虑两个系统,其中1 ps和2 ps的抖动噪声分别主导其他性能限制参数。通过重新排列公式8,我们可以计算给定抖动的最大信号频率,从而产生指定的ENOB(或SNR)。

失真产品

信号链中的非线性会产生许多失真产物,特别是HD2(二次谐波失真)、HD3(三次谐波失真)、IMD2(二阶互调失真)和IMD3(三阶交调失真)。线性电路中的失真往往会随着信号接近有源元件线性工作范围的极端值而逐渐增加。在代码空间突然结束的ADC中,情况并非如此。

因此,在输入范围中留出足够的范围以适应预期的低失真量化的预期输入幅度非常重要,尤其是在处理复杂的宽带信号时。最终,您对标称输入幅度的选择取决于平衡信号跨度裕量,以避免削波,从而满足优化SNR的愿望。

顾名思义,谐波失真会在信号频率的倍数处产生信号伪影。相比之下,互调失真源于信号处理非线性,信号由两个或多个频率(几乎任何复杂波形)组成,产生输入频率的总和和差。

在窄带应用中,严格调谐的抗混叠滤波器可以衰减一些谐波失真产物,甚至是IMD2的附加成分(图4)。另一方面,IMD3 的减法组件出现在 2f2– f1和 2f1– f2,是有害的,因为它们可以出现在信号频谱中。

pYYBAGOkAvSAXMA9AABgKVWC0Pc840.jpg?h=270&hash=24DD94A61EFFAD118C5FBE0FDAC436EC07E54901&la=en&imgver=1

图4.5 MHz 和 6 MHz 双音输入信号显示 HD2(10 MHz 和 12 MHz)、HD3(15 MHz 和 18 MHz)、IMD(1 MHz 和 11 MHz)和 IMD3(4 MHz 和 7 MHz)。其中,IMD3产品最难用抗混叠滤波器衰减,因为它们靠近源信号。

SFDR

SFDR(无杂散动态范围)只是与转换器满量程范围(dBFS)或输入信号电平(dBc)相比,最差情况下频谱伪影的量度。比较ADC时,请务必确定基准电平以及工作和信号条件。数据手册规格之间的直接比较需要匹配的基准电压源和信号(图 5)。

poYBAGOkAvWAGz-kAABldWFLjQM489.jpg?h=270&hash=79896498EAB3017251EDA37193477117C4AEF04A&la=en&imgver=1

图5.转换器制造商可以根据转换器的满量程 (dBFS) 或特定输入信号幅度 (dBc) 指定 SFDR 性能。在进行数值比较之前,请确保以类似的方式指定候选转换器。

虽然SFDR在转换器规格表中显示为数字基准,但测量值本身在采样速率、信号幅度、信号频率和共模工作点方面是参数化的。检查候选转换器特性曲线,深入了解转换器在类似于应用将施加的工作和信号条件下的性能。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8610

    浏览量

    146801
  • 滤波器
    +关注

    关注

    160

    文章

    7721

    浏览量

    177585
  • adc
    adc
    +关注

    关注

    98

    文章

    6420

    浏览量

    543987
收藏 人收藏

    评论

    相关推荐

    10.6 频率和采样率规划:了解高速ADC中的采样,奈奎斯特区,谐波和杂散性能#ADC

    adc谐波高速ADC模拟与射频
    EE_Voky
    发布于 :2022年08月16日 10:39:51

    详解高速ADC交流特性

    MS-2124:了解高速ADC交流特性
    发表于 04-09 14:44

    了解时钟抖动对高速ADC的影响

    DN1013- 了解时钟抖动对高速ADC的影响
    发表于 07-17 06:41

    高速ADC交流特性是什么样的?

    越来越多的电子产品利用高速信号技术来进行数据和语音通信、音频和成像应用。尽管这些应用类别处理的信号具有不同带宽,且相应使用不同的转换器架构,但比较候选ADC(模数转换器)及评估具体实施性能时,这些应用具有某些共同特性。想请教大牛,高速
    发表于 04-06 08:24

    高速ADC,什么是高速ADC

    高速ADC,什么是高速ADC 背景知识: 随着计算机技术、通信技术和微电子技术的高速发展,大大促进了
    发表于 03-24 13:28 9964次阅读

    流水线ADC行为级仿真

    行为级仿真是提高流水线(Pipeline)ADC设计效率的重要手段。建立精确的行为级模型是进行行为级仿真的关键。本文采用基于电路宏模型技术的运算放大器模型,构建了流水线
    发表于 04-05 15:37 21次下载
    流水线<b class='flag-5'>ADC</b>的<b class='flag-5'>行为</b>级仿真

    高速ADC时钟抖动的影响的了解

    了解高速ADC时钟抖动的影响将高速信号数字化到高分辨率要求仔细选择一个时钟,不会妥协模数转换器的采样性能(ADC)。 在这篇文章中,我们希望
    发表于 05-15 15:20 13次下载
    <b class='flag-5'>高速</b><b class='flag-5'>ADC</b>时钟抖动的影响的<b class='flag-5'>了解</b>

    一文了解高速差分ADC驱动器设计考虑

    一文了解高速差分ADC驱动器设计考虑
    发表于 04-08 14:07 30次下载
    一文<b class='flag-5'>了解</b><b class='flag-5'>高速</b>差分<b class='flag-5'>ADC</b>驱动器设计考虑

    ADI高速ADC行为模型及工具软件

    运用visual analog工具来仿真 和评估高速ADC的产品及其评估板。
    的头像 发表于 06-03 01:47 3160次阅读
    ADI<b class='flag-5'>高速</b><b class='flag-5'>ADC</b>的<b class='flag-5'>行为</b>模型及工具软件

    了解时钟驱动高速 ADC的使用方法

    在本视频中, Lin Wu 将演示如何使用时钟驱动高速 ADC
    的头像 发表于 06-13 01:54 5995次阅读
    <b class='flag-5'>了解</b>时钟驱动<b class='flag-5'>高速</b> <b class='flag-5'>ADC</b>的使用方法

    DN1013-了解时钟抖动对高速ADC的影响

    DN1013-了解时钟抖动对高速ADC的影响
    发表于 05-11 18:22 0次下载
    DN1013-<b class='flag-5'>了解</b>时钟抖动对<b class='flag-5'>高速</b><b class='flag-5'>ADC</b>的影响

    MS-2124:了解高速ADC交流行为

    MS-2124:了解高速ADC交流行为
    发表于 05-17 19:16 0次下载
    MS-2124:<b class='flag-5'>了解</b><b class='flag-5'>高速</b><b class='flag-5'>ADC</b>的<b class='flag-5'>交流行为</b>

    AN-1526:AD7625 16位6 MSPS脉冲星ADC高速、精确、差分交流耦合驱动电路

    AN-1526:AD7625 16位6 MSPS脉冲星ADC高速、精确、差分交流耦合驱动电路
    发表于 05-20 08:57 11次下载
    AN-1526:AD7625 16位6 MSPS脉冲星<b class='flag-5'>ADC</b>的<b class='flag-5'>高速</b>、精确、差分<b class='flag-5'>交流</b>耦合驱动电路

    基于流知识图谱的网络流行为分析模型

    图模型能够直观、完整地刻画网络流的连接模式,在网络流行为分析中具有独特的优势,但现有图模型方法存在构图方式单一、信息包含不完整、分析手段不够丰富等问题,通过借鉴知识图谱的概念,提出一种基于流知识
    发表于 05-24 16:10 8次下载

    深入剖析高速SiC MOSFET的开关行为

    深入剖析高速SiC MOSFET的开关行为
    的头像 发表于 12-04 15:26 889次阅读
    深入剖析<b class='flag-5'>高速</b>SiC MOSFET的开关<b class='flag-5'>行为</b>