0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB学习-差分走线

云深之无迹 来源:云深之无迹 2023-01-04 10:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

我的技能树就差点PCB绘制和制作了,这里赶几篇笔记。

差分信号的优点

优点一,相对于单端信号,差分信号减小了潜在的电磁干扰(EMI)。使用差分方式传输,信号的电压峰峰值会被放大了一倍,但是单根线上的电流却保持不变。如果采用传统的单线传输方式,在驱动相同的信号时,更容易造成EMI问题。

优点二,差分信号的值很大程度上与“地”的精确值无关,能很好的抵抗电源的干扰。在一个地做基准,单端信号方案的系统里,测量信号的精确值依赖系统内地的一致性。信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与地的精确值无关,而在某一范围内。假如两条信号都收到同样的(同向、等幅度)的干扰信号,由于接收端是对接收的两条线信号进行减法处理,因此干扰信号会被基本抵消。也就是说,一个差分放大器的输入有效信号幅度只需要几毫伏,但是它却能够对一个高达几伏特的共模信号无动于衷。

优点三,差分对内每根信号都有自己的返回路径,能够减轻信号跨分割带来的影响。单线跨分割对传输线的影响很大,差分线对跨分割就不是那么敏感,主要原因就是,差分对两线可以互为参考,两根线可以相互作为返回路径。

差分信号在做pcb设计时的处理方法

一般我们在做pcb设计时,习惯的硬件命名上,会在差分信号的信号名尾部加“+”和“-”或者“P”和“N”作为标识,大家可以通过命名来识别差分信号。常规的差分信号处理方法是:

1、 差分信号走线要耦合处理,就是2根信号线在PCB设计时是紧挨着的,不允许分开走线,

2、一对差分信号的2根信号线之间需要做等长处理,等长范围为5mil,等长不需要做到更小,有仿真验证,等长范围做到5mil以下(1mil)并不能对信号质量有很大提升。等长处理的位置选择在产生长度误差的地方,等长需要做小波浪处理。

输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时加地线隔离,相邻层走线最好相互垂直,平行容易产生寄生耦合。

然后除了AD(元件太少了),JLC又是一个好的选择:

bc48122e-8b95-11ed-bfe3-dac502259ad0.png

整个工程的流程

bc83f4b0-8b95-11ed-bfe3-dac502259ad0.png

在线版本也好用

bca4ad36-8b95-11ed-bfe3-dac502259ad0.png

瞎试试

bcb28e6a-8b95-11ed-bfe3-dac502259ad0.png

这个库可能就是最可贵的地方了,毕竟AD都从这里偷

bcc26c2c-8b95-11ed-bfe3-dac502259ad0.png

简单的快捷键

bcce70ee-8b95-11ed-bfe3-dac502259ad0.png

自动断线的功能

bcdba886-8b95-11ed-bfe3-dac502259ad0.png

电气符号的使用

更多的使用,我还写了别的,其实也没啥写的,JLC的教程太好了,多绘制几个板子就行。

而且开源广场的板子工程也多,够学了。

最后交作业就是做一个以ESP8266为主控+MPU6050为IMU的小无人机

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4422

    文章

    24027

    浏览量

    427123
  • 电磁干扰
    +关注

    关注

    36

    文章

    2518

    浏览量

    108122
  • 差分信号
    +关注

    关注

    4

    文章

    412

    浏览量

    29104
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    千兆以太网PCB层叠设计与阻抗控制实战

    在千兆以太网硬件设计中,PCB的层叠结构和分阻抗控制是保证信号完整性的基础。许多工程师依赖PCB厂家默认的层叠,导致阻抗失控、回波损耗超标。本文从工程实战出发,详解4层/6层板的层叠方案、
    的头像 发表于 04-30 13:46 210次阅读

    如何评估PCB板的USB、MIPI总线的分阻抗?

    在现代电子设备中,高速数据传输接口,如USB、MIPI总线已成为关键组件。为确保信号完整性,评估其分阻抗至关重要。本文将深入探讨PCB板上USB分阻抗和MIPI总线分阻抗的评估方
    的头像 发表于 04-29 10:56 278次阅读
    如何评估<b class='flag-5'>PCB</b>板的USB、MIPI总线的<b class='flag-5'>差</b>分阻抗?

    PCB棕化工艺不同,高速信号损耗老远了!

    开着法拉利加92号汽油能不能跑得快我不知道,但是好的PCB铜箔遇到PCB棕化工艺损耗就一定会变大……
    的头像 发表于 04-21 17:29 634次阅读
    <b class='flag-5'>PCB</b>棕化工艺不同,高速信号损耗<b class='flag-5'>差</b>老远了!

    怎么有效测量PCB线宽线距?

    PCB线宽线距是印制电路板设计与制造中的重要参数,直接影响电路的导通能力、信号完整性以及板子的加工良率。所谓“线宽”,是指铜箔导线的宽度;“线距”则是指两条相邻导线之间的最小间距。正确测量线宽
    的头像 发表于 04-11 09:49 1226次阅读
    怎么有效测量<b class='flag-5'>PCB</b>线宽<b class='flag-5'>线</b>距?

    03. 如何把 PCB 板上的线变成铜皮?| 芯巧Allegro PCB 设计小诀窍

    Allegro PCB设计小诀窍系列--如何把PCB板上的线变成铜皮背景介绍:我们在进行PCB设计时,经常需要从其他软件导入图形,比如用其他软件绘制完成的防静电标识等。Allegro
    发表于 04-03 16:40

    PCB线“粗、短、直”的根本原理

    在模电、高频电子、EMC设计及PCB Layout中,“粗、短、直”是PCB线的核心准则,其本质是通过优化走线结构,减小寄生参数对信号传输的影响,尤其适用于高频信号,可有效避免波形畸
    的头像 发表于 03-30 11:20 394次阅读
    <b class='flag-5'>PCB</b>走<b class='flag-5'>线</b>“粗、短、直”的根本原理

    KiCad 10 探秘(一):PCB Design Blocks 来了!原理图与 Layout 完美联动,告别重复布线

    直接起飞!” 作为电子工程师,我们最怕的就是“重复造轮子”。 明明是以前画过无数次的 DC-DC 降压电路,或者是调教得极其完美的分走线,到了新项目里,依然要重新摆放元器件、重新拉线、重新打孔…… 在 KiCad 10 中,一
    的头像 发表于 02-06 11:14 1639次阅读
    KiCad 10 探秘(一):<b class='flag-5'>PCB</b> Design Blocks 来了!原理图与 Layout 完美联动,告别重复布线

    高速PCB谐振威力,不容小觑

    钻设置正常,可以排除过孔stub的影响。 如果你还记得文章标题,大概也猜到了原因:平面谐振。那就不卖关子了,直接开始我们的揭秘之旅。 仿真对象是一对从SMA头引出的分走线,对应的PCB
    发表于 02-03 14:36

    班通科技:PCB线宽线距对阻抗的影响有哪些?

    PCB线宽主要决定阻抗大小,线距主要影响耦合强度和分/共面结构的阻抗;加宽线宽会降低阻抗,增大线距一般会增加分或共面结构的阻抗。因此,PCB
    的头像 发表于 01-20 17:53 546次阅读
    班通科技:<b class='flag-5'>PCB</b>线宽<b class='flag-5'>线</b>距对阻抗的影响有哪些?

    揭秘PCB设计生死线:走线宽度、铜厚与温升如何决定电流承载力?

    一站式PCBA加工厂家今天为大家讲讲PCB线与过孔的电流承载能力有受什么影响?PCB线与过孔的电流承载能力的影响因素。PCB
    的头像 发表于 11-19 09:24 2041次阅读
    揭秘<b class='flag-5'>PCB设计生死线</b>:走线宽度、铜厚与温升如何决定电流承载力?

    单片机的分信号到底是什么?

    同时接受到干扰,因为它们太近了,收到的影响就是一样的,差值是不会改变的。 分信号与普通的单端信号走线相比,主要的优势有以下几点: 因为两根分走
    发表于 11-12 06:44

    【EMC技术案例】共模电感与电源模块之间PCB线导致RE超标案例

    【EMC技术案例】共模电感与电源模块之间PCB线导致RE超标案例
    的头像 发表于 09-28 15:05 919次阅读
    【EMC技术案例】共模电感与电源模块之间<b class='flag-5'>PCB</b>走<b class='flag-5'>线</b>导致RE超标案例

    USB 分信号线 PCB 布线指南

    “  本文介绍了在 PCB 上正确布局 USB 分数据线的关键原则和实践。主要目标是实现 USB 规范中规定的 90 欧姆阻抗匹配。且应考虑 ESD 保护及完整的地平面。 ” USB 速度等级
    的头像 发表于 09-18 12:03 6904次阅读
    USB <b class='flag-5'>差</b>分信号<b class='flag-5'>线</b> <b class='flag-5'>PCB</b> 布线指南

    PCB分线,最重要是整整齐齐

    分走线对称性的影响
    的头像 发表于 09-09 15:30 805次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>差</b>分线,最重要是整整齐齐

    别蒙我,PCB板上这几对高速走线怎么看我都觉得一样!

    设计工程师,你们觉得下面两对表层的高速走线,长度完全一样,性能会有区别吗? 没有过孔,就是表层的分走线,乍一看,还真没什么不一样,硬要说有哪里不同的话,那就只有
    发表于 06-09 14:34